可容错的分形拓扑电路网络结构

摘要

本发明公开了一种可容错的分形拓扑电路网络结构，包括一个或多个基础电路单元，基础电路单元包括三个开关和两个功能元件，第一开关的第一端与第一功能元件的第一端连接并作为基础电路单元的第一连接端，第一开关的第二端分别与第二功能元件的第一端和第二开关的第一端连接，第一功能元件的第二端分别与第二开关的第二端和第三开关的第一端连接，第二功能元件的第二端和第三开关的第二端连接并作为基础电路单元的第二连接端。本发明所述电路拓扑结构基于分形设计理论，能够简单、方便地实现复杂串并联电路系统的较大范围的容错效果，可将电路拓扑结构中任一功能元件进行隔离或接入，也可用于需要方便地进行动态调整电学参数的场合。

主权项

一种可容错的分形拓扑电路网络结构，其特征在于：包括基础电路单元，所述基础电路单元包括第一开关、第二开关、第三开关、第一功能元件和第二功能元件，所述第一开关的第一端与所述第一功能元件的第一端连接并作为所述基础电路单元的第一连接端，所述第一开关的第二端分别与所述第二功能元件的第一端和所述第二开关的第一端连接，所述第一功能元件的第二端分别与所述第二开关的第二端和所述第三开关的第一端连接，所述第二功能元件的第二端和所述第三开关的第二端连接并作为所述基础电路单元的第二连接端；所述基础电路单元为一个，所述基础电路单元的两个连接端分别作为所述电路网络结构的两个连接端；或者，所述基础电路单元为任意多个，所述电路网络结构的总电路结构与所述基础电路单元的电路结构相同，用某个所述基础电路单元替换所述总电路结构的第一功能元件或第二功能元件形成电路单元，或者，用某个所述电路单元替换所述总电路结构的第一功能元件或第二功能元件形成电路；以此类推，最后形成所述电路网络结构。