涉及多存储体、双管道或多管道SRAM的系统和方法

摘要

公开了用于提高静态随机存取存储器（SRAM）的性能的系统和方法。本文中的各种系统例如可以包括或涉及双管道或多管道、多存储体SRAM，诸如Quad‑B2SRAM。在一个说明性实施方式中，提供了一种SRAM存储装置，其包括具有多个SRAM存储体的存储器阵列、以及具有与SRAM存储体中的每个相关的单独且不同的管道的对，其中，每个管道对可以向其相关的SRAM存储体提供独立的访问。

主权项

一种SRAM存储装置，包括：存储器阵列，其包括多个SRAM存储体，其中，每个SRAM存储体包括SRAM存储器单元的块和存储器单元访问电路，所述SRAM存储器单元被组织为X行和Y列的矩阵；具有至少两对单独且不同的管道，所述单独且不同的管道与所述SRAM存储体中的每个相关，每个管道对向其相关的SRAM存储体提供独立的访问，其中，每个管道对包括：写入管道，被配置成具有单独的完整写地址预译码器总线、单独的写入控制信号、单独的内部写入数据输入总线、管理从输入引脚至存储器阵列的写入数据和写入地址传播的单独的m深度写入缓冲器、以及写入时序时钟信号电路；以及读取管道，被配置成具有单独的完整读取地址预译码器总线、单独的读取控制信号、单独的内部读取数据输出总线、管理从存储器至输出引脚的读取数据传播的单独的k级输出流水线、以及相关的读取时序时钟信号；其中，所述装置被配置成使得每个管道对向其相关的SRAM存储体提供访问与通过其他管道对访问其他SRAM存储体在时间上交错地重叠或并行。