一种SoC系统中通用可配置加速单元的IP电路

摘要

本实用新型公开了一种SoC系统中通用可配置加速单元的IP电路。可实现快速傅里叶变换，且能够实现数字FIR滤波功能，并且可以实现模平方，乘累加以及相应的加窗运算等等运算，并且仅仅通过硬件结构实现加速算法，无需CPU等资源开销，提高SoC系统运算速度和提高CPU资源利用率。

主权项

一种SoC系统中通用可配置加速单元的IP电路，其特征是，可配置加速单元IP电路包括数据存储器、运算器和数据交换模块，其中，数据存储器中包括外部数据存储器、内部系数存储器和窗系数存储器，运算器包括实部运算器和虚部运算器；通过配置外置的模式寄存器产生控制信号控制可配置加速单元IP电路；内部系数存储器和窗系数存储器用于将存储的复数分为实部运算数据和虚部运算数据分别输入到实部运算器和虚部运算器；虚部运算器通过外部数据存储器把运算的中间运算结果的实数数据送入实部运算器内，实部运算器通过外部数据存储器把运算的中间运算结果的虚数数据送入虚部运算器内；实部运算器和虚部运算器最后将输出的实部数据和虚部数据输出和输入至数据交换模块进行数据交换。