发明名称 |
MOS晶体管封装级测试方法以及MOS晶体管制造方法 |
摘要 |
本发明提供了一种MOS晶体管封装级测试方法以及MOS晶体管制造方法。根据本发明的MOS晶体管封装级测试方法包括:首先将MOS晶体管插入封装测试插槽;此后输入测试样本信号;随后检验各引脚之间的寄生等效二极管,并判断MOS晶体管与所插入的封装测试插槽的引脚是否对应;以及在判断MOS晶体管与所插入的封装测试插槽的引脚不对应的情况下,直接结束流程。根据本发明,可以通过检验MOS晶体管器件的各引脚之间的寄生等效二极管,根据寄生等效二极管的检验值来判断正确的引脚定义,由此可以有效地避免由于连线激励的错误而使MOS晶体管器件被击穿损坏。 |
申请公布号 |
CN102759697B |
申请公布日期 |
2017.05.03 |
申请号 |
CN201210261950.0 |
申请日期 |
2012.07.26 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
王磊 |
分类号 |
G01R31/26(2014.01)I;G01R31/02(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
G01R31/26(2014.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
郑玮 |
主权项 |
一种MOS晶体管封装级测试方法,其特征在于包括:首先将MOS晶体管插入封装测试插槽;此后输入测试样本信号;随后检验各引脚之间的寄生等效二极管,并判断MOS晶体管与所插入的封装测试插槽的引脚是否对应,在所述检验各引脚之间的寄生等效二极管的步骤中,在MOS晶体管的栅极和漏极之间加入栅漏测试电流,并且测量栅极和漏极之间的电压,以检验MOS晶体管器件的栅极和漏极之间的寄生等效二极管;在MOS晶体管的栅极和源极之间加入栅源测试电流,并且测量栅极和源极之间的电压,以检验MOS晶体管器件的栅极和源极之间的寄生等效二极管;在MOS晶体管的源极和漏极之间加入源漏测试电流,并且测量源极和漏极之间的电压,以检验MOS晶体管器件的源极和漏极之间的寄生等效二极管;以及在判断MOS晶体管与所插入的封装测试插槽的引脚不对应的情况下,直接结束流程。 |
地址 |
201203 上海市张江高科技园区祖冲之路1399号 |