三维半导体器件及其制造方法

摘要

一种三维半导体器件，包括在垂直方向上至少部分地重叠的多个存储单元晶体管和多个选择晶体管，其中，每一个选择晶体管包括沿垂直方向分布的第一漏极、有源区、形成在衬底中的共用源极，以及分布在有源区周围的金属栅极；其中，每一个存储单元晶体管包括垂直于衬底表面分布的沟道层，多个层间绝缘层与多个栅极堆叠结构沿着所述沟道层的侧壁交替层叠，第二漏极位于所述沟道层的顶部；其中，所述沟道层与所述第一漏极电连接。依照本发明的三维半导体存储器件及其制造方法，在包括垂直沟道的存储单元串堆叠下方形成多栅MOSFET以用作选择晶体管，提高了栅极阈值电压控制特性、降低了关态泄漏电流，避免了对衬底过刻蚀，有效提高了器件可靠性。

主权项

一种三维半导体器件，包括在垂直方向上至少部分地重叠的多个存储单元晶体管和多个选择晶体管，其中，每一个选择晶体管包括沿垂直方向分布的第一漏极、有源区、形成在衬底中的共用源极，以及分布在有源区周围的金属栅极，每一个选择晶体管包括栅极绝缘层，所述栅极绝缘层包围了所述金属栅极的底部以及侧壁；其中，每一个存储单元晶体管包括垂直于衬底表面分布的沟道层，多个层间绝缘层与多个栅极堆叠结构沿着所述沟道层的侧壁交替层叠，第二漏极位于所述沟道层的顶部；其中，所述沟道层与所述第一漏极电连接。