一种星载APS相机数字域TDI加复线阵成像方法

摘要

本发明为克服现有成像方式中存在的目标图像因遥感卫星自身的颤振而模糊的问题，并提供颤振反演的依据，提供了一种星载APS相机数字域TDI加复线阵成像方法，步骤如下：步骤一、将APS相机中的CMOS图像传感器划分为两大相邻的功能区域：TDI技术成像阵列区域和复线阵成像区域；步骤二、确定TDI技术成像阵列区域中TDI技术成像阵列的级数n；步骤三、拍摄目标汇聚到CMOS图像传感器上，CMOS图像传感器对拍摄目标曝光后产生电荷信号；电荷信号经过运算放大器与A/D转换器后转换为数字信号并存储到数据缓存模块中，由FPGA模块控制输出3幅图像；本方法可以为实现颤振反演提供3幅图像，且成像速度快、精度高、实现简单，满足未来卫星的一体化、集成化发展要求。

主权项

一种星载APS相机数字域TDI加复线阵成像方法，所述APS相机安装在按照固定轨道运行的微纳遥感卫星上，包括光学镜头、焦平面组件、CMOS控制与数据处理单元，焦平面组件中包括CMOS图像传感器，CMOS控制与数据处理单元中包括数据缓存模块、FPGA模块、运算放大器与A/D转换器等，其特征在于，该方法由以下步骤实现：步骤一、对所述APS相机焦平面组件中的CMOS图像传感器进行功能区域划分；将CMOS图像传感器划分为两大相邻的功能区域：TDI技术成像阵列区域和复线阵成像区域，定义如下：TDI技术成像阵列区域用于输出1幅目标图像，定义为图像A，但该图像往往会因为遥感卫星自身的颤振而模糊，TDI技术成像阵列区域包含像素的行数与TDI技术成像阵列的级数相同，都为n，TDI技术成像阵列区域的各行像素依次记为第一像素P₁、第二像素P₂、……、第n像素P_n；复线阵成像区域用于输出2幅图像，由2个独立成像的线阵组成，独立成像的线阵依次命名为第一线阵、第二线阵，各包含1行像素，第一线阵像素记为Q₁、第二线阵像素Q₂，第一线阵输出图像B、第二线阵输出图像C；步骤二、在相机开始拍摄后的每一个行周期中，拍摄目标经过所述APS相机的光学镜头汇聚到焦平面组件中的CMOS图像传感器上，CMOS图像传感器上的两大功能区域，即TDI技术成像阵列区域和复线阵成像区域，分别对当前拍摄目标进行曝光，产生相应的电荷信号；电荷信号经过CMOS控制与数据处理单元中的运算放大器与A/D转换器后转换为数字信号，并存储到数据缓存模块中，最终由FPGA模块输出3幅图像，其中TDI技术成像阵列通过FPGA模块输出1幅目标图像，定义为图像A；复线阵成像区域通过FPGA模块输出2幅图像，其中第一线阵输出图像B、第二线阵输出图像C，详细流程如下：(1)设拍摄目标由I₁、I₂、……、I_i个部分组成，i＞n；所述APS相机开始拍摄后进入t₁时间段，即第一个行周期，I₁运动到第二线阵像素Q₂的成像区，I₂运动到第一线阵像素Q₁的成像区，I₃运动到TDI技术成像阵列中第一像素P₁的成像区，I₄运动到第二像素P₂的成像区……I_n+2运动到第n像素P_n的成像区；所有像素，即Q₂、Q₁、P₁至P_n分别对各自成像区内的各部分目标进行第一次曝光，即对I₁至I_n+2进行第一次曝光；(2)t₁结束之前，停止曝光，所有像素中的各部分目标I₁至I_n+2的曝光电荷信号经过CMOS控制与数据处理单元中的运算放大器与A/D转换器后转换为数字信号，并存储在数据缓存模块中；(3)t₁结束时，TDI技术成像阵列通过FPGA模块输出图像A₁，图像信号为目标I₃至I_n+2存储在数据缓存模块中的数字信号，包括I₃至I_n+2的1次曝光所得的数字信号；第一线阵通过FPGA模块输出图像B₁，图像信号为目标I₂在t₁时间段曝光所得的数字信号；第二线阵通过FPGA模块输出图像C₁，图像信号为目标I₁在t₁时间段曝光所得的数字信号；(4)在t₂时间段，即第二个行周期，I₂运动到第二线阵像素Q₂的成像区，I₃运动到第一线阵像素Q₁的成像区，I₄运动到TDI技术成像阵列中第一像素P₁的成像区，I₅运动到第二像素P₂的成像区……I_n+3运动到第n像素P_n的成像区；所有像素，即Q₂、Q₁、P₁至P_n分别对各自成像区内的各部分目标，即I₂至I_n+3进行曝光，其中P₁至P_n‑1分别对目标I₄至I_n+2进行第二次曝光，P_n对目标I_n+3进行第一次曝光；(5)t₂结束之前，停止曝光，所有像素中的各部分目标I₂至I_n+3的曝光电荷信号经过CMOS控制与数据处理单元中的运算放大器与A/D转换器后转换为数字信号，其中，将TDI技术成像阵列中各像素第二次曝光的目标I₄至I_n+2所得的数字信号与目标I₄至I_n+2第一次曝光所得的数字信号累加，并存储在数据缓存模块中；所得的其他数字信号直接存储在数据缓存模块中；(6)t₂结束时，TDI技术成像阵列通过FPGA模块输出图像A₂，图像信号为目标I₃至I_n+3存储在缓存器中的数字信号，包括I₄至I_n+2的1次累加所得的数字信号、I₃和I_n+3的1次曝光所得的数字信号；第一线阵通过FPGA模块输出图像B₂，图像信号为目标I₃在t₂时间段曝光所得的数字信号；第二线阵通过FPGA模块输出图像C₂，图像信号为目标I₂在t₂时间段曝光所得的数字信号；(7)在t₃时间段，即第三个行周期，I₃运动到第二线阵像素Q₂的成像区，I₄运动到第一线阵像素Q₁的成像区，I₅运动到TDI技术成像阵列中第一像素P₁的成像区，I₆运动到第二像素P₂的成像区……I_n+4运动到第n像素P_n的成像区；所有像素，即Q₂、Q₁、P₁至P_n分别对各自成像区内的各部分目标，即I₃至I_n+4进行曝光，其中P₁至P_n‑2分别对目标I₅至I_n+2进行第三次曝光，P_n‑1对目标I_n+3进行第二次曝光，P_n对目标I_n+4进行第一次曝光；(8)t₃结束之前，停止曝光，所有像素中的各部分目标I₃至I_n+4的曝光电荷信号经过CMOS控制与数据处理单元中的运算放大器与A/D转换器后转换为数字信号，其中，将TDI技术成像阵列中各像素第三次曝光的目标I₅至I_n+2所得的数字信号与目标I₅至I_n+2所得的第一次累加数字信号进行第二次累加，并存储在缓存器中；将TDI技术成像阵列中各像素第二次曝光的目标I_n+3所得的数字信号与目标I_n+3第一次曝光所得的数字信号累加，并存储在缓存器中；所得的其他数字信号直接存储在缓存器中；(9)t₃结束时，TDI技术成像阵列通过FPGA模块输出图像A₃，图像信号为目标I₃至I_n+4存储在缓存器中的数字信号，包括I₅至I_n+2的2次累加所得的数字信号、I₄和I_n+3的2次累加所得的数字信号、I₃和I_n+4的1次曝光所得的数字信号；第一线阵通过FPGA模块输出图像B₃，图像信号为目标I₄在t₃时间段曝光所得的数字信号；第二线阵通过FPGA模块输出图像C₃，图像信号为目标I₃在t₃时间段曝光所得的数字信号；(10)依次类推，最后在相机结束拍摄，t_i‑n‑1结束时，即第i‑n‑1个行周期，TDI技术成像阵列通过FPGA模块输出图像A_i‑n‑1，图像信号为目标I₃至I_i存储在缓存器中的数字信号；第一线阵通过FPGA模块输出图像B_i‑n‑1，图像信号为目标I_i‑n在t_i‑n‑1时间段曝光所得的数字信号；第二线阵通过FPGA模块输出图像C_i‑n‑1，图像信号为目标I_i‑n‑1在t_i‑n‑1时间段曝光所得的数字信号。