一种具有迟滞功能的低阈值使能电路

摘要

本实用新型公开了一种具有迟滞功能的低阈值使能电路，利用PTAT基准电流源产生一个受工艺和电源电压影响较小的基准电压，用于迟滞比较器的比较基准，从而实现了使能电路的低阈值和迟滞功能，解决了现有使能电路存在无法满足部分芯片的低阈值要求以及在NMOS管的阈值电压附近存在振荡风险的问题。

主权项

一种具有迟滞功能的低阈值使能电路，其特征在于，包括依次电性连接的偏置启动电路、偏置电路和低阈值使能电路；所述偏置启动电路包括PMOS管MP1，PMOS管MP2，NMOS管MN1，NMOS管MN2，NMOS管MN3；所述偏置电路包括PMOS管MP3，PMOS管MP4，NMOS管MN4，NMOS管MN5，PNP型晶体管QP1，PNP型晶体管QP2，电阻R1；所述低阈值使能电路包括PMOS管MP5，PMOS管MP6，PMOS管MP7，NMOS管MN6，NMOS管MN7，NMOS管MN8，NMOS管MN9，反相器INV1，反相器INV2，反相器INV3，反相器INV4，电阻R2，电阻R3；所述偏置启动电路的连接关系如下：PMOS管MP1的源极和PMOS管MP2的源极均连接至电源VDD；PMOS管MP1的栅极、NMOS管MN1的源极、NMOS管MN2的源极和NMOS管MN3的源极均接地；PMOS管MP1的漏极与NMOS管MN3的栅极、NMOS管MN1的漏极相连；PMOS管MP2的漏极与NMOS管MN2的漏极相连；NMOS管MN2的漏极与栅极相连；NMOS管MN1的栅极与NMOS管MN2的栅极相连；PMOS管MP2的栅极、NMOS管MN3的漏极与所述低阈值使能电路中的PMOS管MP7的栅极相连；所述偏置电路的连接关系如下：PMOS管MP3的源极和PMOS管MP4的源极均连接至电源VDD；PMOS管MP3的栅极、PMOS管MP4的栅极与所述低阈值使能电路中的PMOS管MP7的栅极相连；PMOS管MP4的栅极与漏极相连，漏极与NMOS管MN5的漏极相连；PMOS管MP3的漏极与NMOS管MN4的漏极相连；NMOS管MN4的漏极与栅极相连，源极与PNP型晶体管QP1的发射极相连，栅极与NMOS管MN5的栅极相连；NMOS管MN5的源极与电阻R1的第一端相连；电阻R1的第二端与PNP型晶体管QP2的发射极相连；PNP型晶体管QP2的基极与PNP型晶体管QP1的基极相连并接地；PNP型晶体管QP2的集电极与PNP型晶体管QP1的集电极均接地；所述低阈值使能电路的连接关系如下：PMOS管MP5的源极、PMOS管MP6的源极和PMOS管MP7的源极均连接至电源VDD；PMOS管MP5的栅极、PMOS管MP6的栅极与PMOS管MP7的栅极相连；PMOS管MP5的漏极与NMOS管MN6的漏极、反相器INV1的第一端相连；反相器INV1的第二端与NMOS管MN9的栅极、反相器INV2的第一端相连；NMOS管MN6的栅极与NMOS管MN7的栅极相连，源极为电压输入端EN_in；PMOS管MP6的漏极与NMOS管MN7的漏极相连；NMOS管MN7的栅极与漏极相连，源极与电阻R2的第一端相连；电阻R2的第二端与电阻R3的第一端、NMOS管MN8的漏极相连；NMOS管MN8的栅极与反相器INV2的第二端相连；反相器INV2的第一端与NMOS管MN8的栅极相连；电阻R3的第二端、NMOS管MN8的源极和NMOS管MN9的源极均接地；PMOS管MP7的漏极与反相器INV3的第一端、NMOS管MN9的漏极相连；反相器INV3的第二端与反相器INV4的第一端相连；反相器INV4的第二端为电压输出端EN_out。