一种闪存单元结构及分立栅快闪存储器

摘要

本发明涉及存储器设计领域，尤其涉及一种闪存单元结构及分立栅快闪存储器，该闪存单元结构包括半导体衬底、依次设置在所述半导体衬底之上的浮栅、隔离层和控制栅，其中，所述控制栅之上设置有掩膜层，所述掩膜层包括依次设置于所述控制栅之上的底层氮化层、中间氧化层以及顶层氮化层。本发明的闪存单元结构通过在传统的掩膜层中引入中间氧化层形成“NON”结构，并且调整“NON”结构中各膜层的厚度比例，使得新形成的掩膜层可明显降低作用于控制栅上的应力，确保器件在读写时的电流均匀性。由本发明的闪存单元结构组成的分立栅快闪存储器，因消除了应力影响，其读写电流均匀平稳，不会对器件造成损坏。

主权项

一种闪存单元结构，包括半导体衬底、依次设置在所述半导体衬底之上的浮栅、隔离层和控制栅，其特征在于，所述控制栅之上设置有掩膜层，所述掩膜层包括依次设置于所述控制栅之上的底层氮化层、中间氧化层以及顶层氮化层。