| 发明名称 | 用于嵌入式非易失性存储器技术的测试线字母 | ||
| 摘要 | 本发明涉及衬底及形成方法，衬底具有用于识别集成芯片上的测试线的测试线字母，同时避免高k金属栅极工艺的污染。在一些实施例中，衬底具有半导体衬底。测试线字母结构配置在半导体衬底上方并具有在测试线字母结构的上表面和测试线字母结构的下表面之间垂直延伸的一个或多个沟槽。一个或多个沟槽配置在测试线字母结构内以在测试线字母结构的上表面中形成具有字母数字字符的形状的开口。本发明还提供了用于嵌入式非易失性存储器技术的测试线字母。 | ||
| 申请公布号 | CN106601640A | 申请公布日期 | 2017.04.26 |
| 申请号 | CN201610755954.2 | 申请日期 | 2016.08.29 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 连瑞宗;朱芳兰;林宏达;吴伟成;张谷宁;王羽榛 |
| 分类号 | H01L21/66(2006.01)I;H01L23/544(2006.01)I | 主分类号 | H01L21/66(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;李伟 |
| 主权项 | 一种集成芯片，包括：半导体衬底；测试线字母结构，配置在所述半导体衬底上方并具有在所述测试线字母结构的上表面与所述测试线字母结构的下表面之间垂直延伸的一个或多个沟槽；以及其中，所述一个或多个沟槽配置在所述测试线字母结构内以在所述测试线结构的上表面中形成具有字母数字字符的形状的开口。 | ||
| 地址 | 中国台湾新竹 | ||