发明名称 T形漏场板异质结功率器件及其制作方法
摘要 本发明公开了一种T形漏场板异质结功率器件及其制作方法,主要解决现有场板技术在实现高击穿电压时工艺复杂的问题。其包括:衬底(1)、过渡层(2)、势垒层(3)、源极(4)、肖特基漏极(5)、台面(6)、栅极(7)、钝化层(8)和保护层(11)。钝化层(8)内刻有漏槽(9),钝化层(8)与保护层(11)之间淀积有T形漏场板(10),T形漏场板(10)与肖特基漏极(5)电气连接,且下端完全填充在漏槽(9)内。本发明具有制作工艺简单、反向特性好以及成品率高的优点,可作为开关器件。
申请公布号 CN104393042B 申请公布日期 2017.04.19
申请号 CN201410660029.2 申请日期 2014.11.18
申请人 西安电子科技大学 发明人 毛维;杨;张延涛;范举胜;张进成;郝跃
分类号 H01L29/778(2006.01)I;H01L21/335(2006.01)I;H01L21/28(2006.01)I;H01L29/41(2006.01)I 主分类号 H01L29/778(2006.01)I
代理机构 陕西电子工业专利中心 61205 代理人 王品华;朱红星
主权项 一种制作T形漏场板异质结功率器件的方法,包括如下步骤:第一步,在衬底(1)上外延GaN基宽禁带半导体材料,形成过渡层(2);第二步,在过渡层上外延GaN基宽禁带半导体材料,形成势垒层(3);第三步,在势垒层上第一次制作掩膜,利用该掩膜在势垒层的左端淀积金属,再在N<sub>2</sub>气氛中进行快速热退火,制作源极(4);第四步,在势垒层上第二次制作掩膜,利用该掩膜在势垒层的右端淀积金属,制作肖特基漏极(5);第五步,在势垒层上第三次制作掩膜,利用该掩膜在源极左侧与肖特基漏极右侧的势垒层(3)上进行刻蚀,且刻蚀区深度大于势垒层厚度,形成台面(6);第六步,在势垒层上第四次制作掩膜,利用该掩膜在源极和肖特基漏极之间的势垒层上淀积金属,制作栅极(7);第七步,分别在源极(4)上部、肖特基漏极(5)上部、栅极(7)上部及势垒层的其他区域上部淀积绝缘介质材料,形成钝化层(8);第八步,在钝化层上第五次制作掩膜,利用该掩膜在栅极(7)与肖特基漏极(5)之间的钝化层内进行刻蚀,以制作漏槽(9),且漏槽靠近肖特基漏极一侧边缘和肖特基漏极靠近栅极一侧边缘之间的距离a为s×(d)<sup>0.5</sup>,其中s为漏槽的深度,d为漏槽底部与势垒层之间的距离;第九步,在钝化层上第六次制作掩膜,利用该掩膜在漏槽(9)内以及栅极与肖特基漏极之间的钝化层(8)上淀积金属,所淀积金属完全填充漏槽(9),以形成厚度为0.64~13.5μm的T形漏场板(10),并将T形漏场板与肖特基漏极电气连接;第十步,在T形漏场板上部和钝化层的其它区域上部淀积绝缘介质材料,形成保护层(11),完成整个器件的制作。
地址 710071 陕西省西安市太白南路2号