| 发明名称 | 碳化硅半导体器件 | ||
| 摘要 | 漂移层(81)形成了碳化硅层(101)的第一主表面(P1)并且具有第一导电类型。提供源区(83)使得通过体区(82)与漂移层(81)分隔开，并且源区形成第二主表面(P2)，并且具有第一导电类型。缓和区(71)设置在漂移层(81)内并且具有距第一主表面(P1)的距离(L<sub>d</sub>)。缓和区(71)具有第二导电类型，并且具有杂质剂量(D<sub>rx</sub>)。漂移层(81)在第一主表面(P1)和缓和区(71)之间具有杂质浓度(N<sub>d</sub>)。满足D<sub>rx</sub>＞L<sub>d</sub>·N<sub>d</sub>的关系。因此，提供了具有高耐受电压的碳化硅半导体器件。 | ||
| 申请公布号 | CN104380472B | 申请公布日期 | 2017.04.19 |
| 申请号 | CN201380033600.1 | 申请日期 | 2013.06.11 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 和田圭司;增田健良;日吉透 |
| 分类号 | H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L29/06(2006.01)I;H01L29/12(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李兰;孙志湧 |
| 主权项 | 一种碳化硅半导体器件，包括：碳化硅层(101)，所述碳化硅层具有第一主表面(P1)和与所述第一主表面相反的第二主表面(P2)，所述碳化硅层(101)包括：形成所述第一主表面并且具有第一导电类型的漂移层(81)，所述漂移层(81)包含上部漂移层(81b)和下部漂移层(81a)；体区(82)，所述体区设置在所述漂移层(81)上并且具有与所述第一导电类型不同的第二导电类型；源区(83)，所述源区设置在所述体区(82)上以通过所述体区(82)来与所述漂移层(81)分隔开，形成所述第二主表面(P2)，并且具有所述第一导电类型；以及缓和区(71)，所述缓和区设置在所述下部漂移层(81a)并且具有所述第二导电类型，所述缓和区(71)具有杂质剂量D<sub>rx</sub>和距所述第一主表面的距离L<sub>d</sub>，所述漂移层在所述第一主表面和所述缓和区之间具有杂质浓度N<sub>d</sub>，并且满足D<sub>rx</sub>＞L<sub>d</sub>·N<sub>d</sub>的关系，其中，所述下部漂移层(81a)的杂质浓度低于所述上部漂移层(81b)的杂质浓度；栅极绝缘膜(91)，所述栅极绝缘膜设置在所述体区上，以便使所述源区和所述漂移层相互连接；栅电极(92)，所述栅电极设置在所述栅极绝缘膜上；第一电极(98)，所述第一电极与所述第一主表面(P1)相对；以及第二电极(94)，所述第二电极与所述第二主表面(P2)相对。 | ||
| 地址 | 日本大阪府大阪市 | ||