一种性能可精确控制多核多线程处理器

摘要

一种性能可精确控制多核多线程处理器，包括OS级配置及监控接口、性能记录寄存器组、硬件级监管线程处理核、资源记录寄存器组、线程上下文寄存器、中心控制单元和共享的处理器硬件；本实用新型的有益效果：（1）性能记录寄存器组N个、资源记录寄存器组N个、硬件级监管线程处理核1个，均是多核多线程处理器的新体系结构、微体系结构、运行机制的设计，实现对多线程性能和资源配置的显式调控和精确控制。（2）HLST的OS级配置及监控接口，为系统协同设计预留接口，有效克服一般多核多线程处理器上普遍存在的硬件上的“重总体、轻个体”问题和OS级调度的“黑盒”效应。

主权项

一种性能可精确控制多核多线程处理器，其特征在于：包括OS级配置及监控接口、性能记录寄存器组、硬件级监管线程处理核、资源记录寄存器组、线程上下文寄存器、中心控制单元和共享的处理器硬件；其中OS级配置及监控接口的输入输出接口连接硬件级监管线程处理核的输入输出接口，性能记录寄存器组的输入输出接口连接硬件级监管线程处理核的输入输出接口，资源记录寄存器组的输入输出接口连接硬件级监管线程处理核的输入输出接口，硬件级监管线程处理核的输入输出接口连接中心控制单元的输入输出接口，线程上下文寄存器的输入输出接口连接中心控制单元的输入输出接口，共享的处理器硬件的输入输出接口连接中心控制单元的输入输出接口；所述的性能记录寄存器组为N个，能够实时监测并记录同时运行的各线程的各项性能指标，包括提交的指令数、IPC、访存数量、cache访问和失效数量、I/O操作数量及平均等待时间；每个线程设置一组性能记录寄存器，专门监测并记录该线程的各项性能指标，当线程被OS调度进入处理器时，对应的性能记录寄存器组即被初始化，伴随该线程运行的同时，对应性能寄存器组的各项内容不断更新，直到该线程被调度出处理器为止；性能记录寄存器组的内容更新是由该线程对应的运行过程通过触发硬件级监管线程处理核及上面运行的HIST计算完成，不占用运行该线程的处理核的处理能力，且无需OS及应用软件干预，保证既有多处理核的处理能力不受影响和对于应用程序的透明性；所述的资源记录寄存器组为N个，能够实时监测并记录同时运行的各线程的资源分配和使用情况，包括重命名寄存器的分配占比及实时占用数量、主存分配占比及占用量、cache的分配占比、I/O操作的机会占比；每个线程有一组资源记录寄存器，专门监测并记录该线程的资源分配和使用情况，当线程被OS调度进入处理器时，对应的资源记录寄存器组即被初始化，伴随该线程运行的同时，对应资源寄存器组的各项内容不断更新，直到该线程被调度出处理器为止；资源记录寄存器组的内容更新是由该线程对应的运行过程通过触发硬件级监管线程处理核及上面运行的HIST计算完成，不占用运行该线程的处理核的处理能力，且无需OS及应用软件干预，保证既有多处理核的处理能力不受影响和对于应用程序的透明性；所述的硬件级监管线程处理核为1个，硬件级监管线程处理核针对普通用户为隐含式的，运行专门开辟的硬件级性能管理线程，即HLST，实时或周期性读取、计算及更新各线程的性能记录寄存器组及资源记录寄存器组的相关内容，根据各线程的性能需求及实际运行状况，调整关键资源配比，实现性能的精确控制，HIST是硬件级隐含线程，运行于硬件级监管线程处理核之上，对OS及应用程序透明；用户可通过OS级配置及监控接口对各个线程的目标性能及资源需求进行初始化设置和在线调整，对实时性能和资源情况进行监控；所述的OS级配置及监控接口为1个，用于执行供OS调用的特权指令，对各线程性能记录寄存器组和资源记录寄存器组的内容进行读取和部分设置，在此基础上，OS可通过该接口设计并提供若干例程，提供给系统级资源分配和性能管理程序调用，允许用户根据应用程序的实际需要对各线程性能和资源分配和使用情况进行预设和实时监管；这种架构为OS提供了足够的设计空间，允许其更大程度上直接参与多核多线程处理器内部的资源分配和线程性能管理，且实现了对用户级应用程序完全透明。