发明名称 VDMOS及其制造方法
摘要 本发明公开了一种VDMOS及其制造方法。该方法包括在衬底上形成氧化层、各P+区域、N‑区域、栅氧化层和栅极的流程,其中,还包括:在衬底上对应有源区中P+区的位置上方形成保护层,其中,所述保护层位于所述栅极和所述有源区中P+区之间。本发明利用VDMOS的已有制备工艺形成对有源区中P+区的保护层,以减少栅极通过有源区中P+区而产生的栅源漏电现象。
申请公布号 CN104299908B 申请公布日期 2017.04.19
申请号 CN201310306193.9 申请日期 2013.07.19
申请人 北大方正集团有限公司;深圳方正微电子有限公司 发明人 马万里
分类号 H01L21/336(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 北京同立钧成知识产权代理有限公司 11205 代理人 孟金喆
主权项 一种垂直双扩散金属氧化物半导体晶体管VDMOS的制造方法,包括在衬底上形成氧化层、各P+区域、N‑区域、栅氧化层和栅极的流程,其特征在于,还包括:在衬底上对应有源区中P+区的位置上方形成保护层,其中,所述保护层位于所述栅极和所述有源区中P+区之间;在衬底上对应有源区中P+区的位置上方形成保护层包括:在衬底上形成氧化层,并通过构图工艺对所述氧化层进行刻蚀,在所述有源区中P+区的位置上方保留氧化层,作为所述保护层;在衬底上形成氧化层、各P+区域、N‑区域、栅氧化层和栅极的流程包括:在所述衬底上形成氧化层,采用光刻胶构图工艺刻蚀所述氧化层,以形成具有第一厚度和第二厚度的氧化层,所述第一厚度的位置对应于待形成P+区域的位置,剩余的氧化层具有第二厚度,且所述第一厚度小于所述第二厚度;在所述衬底上注入P+离子,以在待形成P+区域的位置形成各P+区域,所述各P+区域至少包括有源区中P+区;去除剩余的光刻胶;采用光刻胶构图工艺对所述氧化层进行刻蚀,以露出对应于N‑区域的元胞区,且保留所述有源区中P+区上方的氧化层和光刻胶,所述有源区中P+区上方的氧化层作为所述保护层;在所述衬底上注入N‑离子,以在所述元胞区形成N‑区域;去除剩余的光刻胶;在所述衬底上生长栅氧化层;在所述衬底上形成栅极膜层,并采用光刻胶构图工艺形成栅极的图案。
地址 100000 北京市海淀区成府路298号中关村方正大厦9层