发明名称 |
用于锁相环的快速频率扼制和重新锁定技术 |
摘要 |
本公开的某些方面支持一种用于在锁相环(PLL)装置中快速频率扼制和重新锁定的方法和设备。本公开的方面展示了一种用于操作在用于产生周期性信号的PLL装置的开环控制(OLC)模式中的方法和设备。在OLC模式期间,可以禁用与PLL装置的数字受控振荡器(DCO)接口的电路的钟控。可以通过输入至DCO中的数字控制字直接地控制由DCO所产生周期性信号相关联的PLL输出频率。 |
申请公布号 |
CN106575966A |
申请公布日期 |
2017.04.19 |
申请号 |
CN201580045062.7 |
申请日期 |
2015.07.28 |
申请人 |
高通股份有限公司 |
发明人 |
I·A·高尔顿;M·佩德拉利-诺伊 |
分类号 |
H03L7/14(2006.01)I;H03L7/093(2006.01)I;H03L7/099(2006.01)I |
主分类号 |
H03L7/14(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;张宁 |
主权项 |
一种用于操作用于产生周期性信号的锁相环(PLL)装置的方法,包括:在所述PLL装置的第一操作模式中,将与所述周期性信号相关联的PLL输出频率锁定至目标值;将所述PLL装置的操作从所述第一操作模式切换至第二操作模式,从而保持所述PLL装置的在所述第一操作模式中的状态;在所述第二操作模式期间,禁用与所述PLL装置的数字受控振荡器(DCO)对接的电路装置的操作;在所述第二操作模式期间,通过输入至所述DCO中的数字控制字而直接控制与由DCO产生的所述周期性信号相关联的所述PLL输出频率;以及将所述PLL装置的操作从所述第二操作模式切换回至所述第一操作模式,其中恢复所述PLL装置的被保持的状态并且将所述PLL输出频率锁定至所述目标值。 |
地址 |
美国加利福尼亚州 |