发明名称 复合八梁高频响加速度传感器芯片
摘要 复合八梁高频响加速度传感器芯片,包括硅基底和键合于硅基底背面的硼玻璃衬底,硅基底的中心空腔内配置有悬空质量块,四个短小敏感梁沿着悬空质量块的一组对边对称排布,四个宽大支撑梁分别与悬空质量块的另一组对边的四角相连,短小敏感梁和宽大支撑梁共同支撑悬空质量块,使其保持悬空状态,每个短小敏感梁上均制作一个压敏电阻,四个压敏电阻通过金属引线连接组成的半开环惠斯通全桥检测电路与焊盘相连,本发明一方面通过四个短小敏感梁和四个宽大支撑梁的组合方式缓解固有频率与测量灵敏度之间的制约关系,获得高频响、高灵敏度的加速度传感器,另一方面通过梁的四角排布方式有效的降低了横向灵敏度。
申请公布号 CN103995151B 申请公布日期 2017.04.19
申请号 CN201410234752.4 申请日期 2014.05.29
申请人 西安交通大学 发明人 赵玉龙;王鹏
分类号 G01P15/135(2006.01)I 主分类号 G01P15/135(2006.01)I
代理机构 西安智大知识产权代理事务所 61215 代理人 贺建斌
主权项 复合八梁高频响加速度传感器芯片,包括硅基底(1)和键合于硅基底(1)背面的硼玻璃衬底(2),硅基底(1)的中心空腔内配置有悬空质量块(5),其特征在于:四个相同的短小敏感梁(3)沿着悬空质量块(5)的一组对边对称排布,四个宽大支撑梁(4)分别与悬空质量块(5)的另一组对边的四角相连,短小敏感梁(3)和宽大支撑梁(4)共同支撑悬空质量块(5),使其保持悬空状态,硼玻璃衬底(2)与悬空质量块(5)之间预留有工作间隙;每个短小敏感梁(3)上均制作一个压敏电阻(6),压敏电阻(6)采用U型方式制作而成,四个压敏电阻(6)通过芯片上的金属引线(7)连接组成半开环惠斯通全桥检测电路,半开环惠斯通全桥检测电路的输出端与芯片中的焊盘(8)相连,四根压敏电阻(6)按照短小敏感梁(3)上的应力分布规律布置,且位于硅晶体相同的晶向上;所述的短小敏感梁(3)和宽大支撑梁(4)以及悬空质量块(5)与硅基底(1)之间存在着7‑15μm的间隙。
地址 710049 陕西省西安市咸宁路28号