发明名称 一种低功耗高PSRR的带隙基准电路
摘要 本发明公开了一种低功耗高PSRR的带隙基准电路,其特征在于,由无运放带隙核心电路、启动电路和负反馈控制环路组成,在无运放带隙核心电路中,电阻R6的阻值远远大于电阻R4及电阻R5,使得晶体管Q4的基极电流减小到可以忽略的程度,同时避免了使用运算放大器,降低了电路设计的复杂性,进一步减小了整体功耗;在负反馈控制环路中,检测节点V2的电压变化以及A、B节点电位误差,分别通过该环路中的晶体管MN2产生负反馈电压及电流镜的镜像作用,抑制电源电压变化和器件失配对电路造成负面的影响,提高了带隙电路的稳定性;在启动电路中,通过晶体管MP4触发带隙电路启动工作,使得启动电路在带隙电路正常工作后能够快速的关断,节省了电路的功耗。
申请公布号 CN105912066B 申请公布日期 2017.04.19
申请号 CN201610388834.3 申请日期 2016.06.02
申请人 西安电子科技大学昆山创新研究院;西安电子科技大学 发明人 李娅妮;庞光艺;朱樟明;杨银堂;孙亚东
分类号 G05F1/567(2006.01)I 主分类号 G05F1/567(2006.01)I
代理机构 北京世誉鑫诚专利代理事务所(普通合伙) 11368 代理人 刘玲玲
主权项 一种低功耗高PSRR的带隙基准电路,由无运放带隙核心电路、启动电路和负反馈控制环路组成,其中,无运放带隙核心电路:用于实现电路核心功能,产生所需的带隙基准参考电压;启动电路:用于完成带隙基准电路的启动,使带隙基准电路进入正常工作状态;负反馈控制环路:用于控制、提高带隙基准电路的稳定性,消除运放的使用,减小功耗及芯片面积;整个电路的工作过程是:电路上电,启动电路首先开始工作,开启无运放带隙核心电路,带隙基准电路产生参考电压,同时,负反馈控制环路抑制非理想因素对电路的恶性影响;其特征在于,所述无运放带隙核心电路主要由晶体管Q3、晶体管Q4、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6组成,所述晶体管为NPN型双极晶体管,所述电阻R6的阻值远远大于电阻R4及电阻R5,其中,晶体管Q3的发射极与地相连,晶体管Q3的基极与电阻R2的一端、电阻R4的一端相连,晶体管Q3的集电极与电阻R4的另一端、电阻R6的一端相连;晶体管Q4的发射极与电阻R5的一端相连,电阻R5的另一端与地相连,晶体管Q4的基极与电阻R6的另一端相连,晶体管Q4的集电极与电阻R3的一端相连,电阻R3的另一端与电阻R2的另一端相连,二者的连接节点与电阻R1的一端相连;其中,晶体管Q3的基极为无运放带隙核心电路的第一钳位匹配端,其与负反馈控制环路的第一反馈检测输入端相连;晶体管Q4的集电极为无运放带隙核心电路的第二钳位匹配端,其与负反馈控制环路的第二反馈检测输入端相连;电阻R1的另一端为无运放带隙核心电路的输出端,其与带隙基准输出电压V<sub>ref</sub>相连;所述启动电路主要由晶体管MP4、晶体管MP5、晶体管Q5、晶体管Q6、电阻R7、电阻R8和电阻R9组成,所述晶体管MP4、晶体管MP5为PMOS晶体管,所述晶体管Q5、晶体管Q6为NPN型双极晶体管,其中,晶体管MP4的栅端与晶体管MP5的漏端、晶体管Q6的集电极相连,晶体管MP4的源端与电源电压相连,晶体管MP4的漏端与电阻R7的一端相连,电阻R7的另一端为启动电路的输出端,其与负反馈控制环路的启动输入端相连;晶体管MP5的源端与电源电压相连,晶体管MP5的漏端与晶体管Q6的集电极相连,晶体管MP5的栅端为启动电路的开关端口,其与负反馈控制环路中晶体管MP2的栅端相连;晶体管Q6的基极与晶体管Q5的集电极相连,晶体管Q6的发射极与地相连;晶体管Q5的基极与电阻R8的一端、电阻R9的一端相连,晶体管Q5的集电极与电阻R8的另一端相连,晶体管Q5的发射极与地相连,电阻R9的另一端接电源电压。
地址 215347 江苏省苏州市昆山市苇城南路1699号工业技术研究院综合大楼8楼