发明名称 |
形成具有压电电阻的器件的方法和加速度计 |
摘要 |
本发明公开了一种形成具有压电电阻的器件的方法。在一个实施例中,该方法包括:提供基底;在基底中蚀刻沟槽以形成竖直壁;在竖直壁上外延生长压电电阻层;以及使竖直壁与沿水平面延伸的基底的底层分离,以使得压电电阻层可相对于水平面内的底层运动。 |
申请公布号 |
CN102326088B |
申请公布日期 |
2017.04.19 |
申请号 |
CN201080008388.X |
申请日期 |
2010.01.12 |
申请人 |
罗伯特·博世有限公司 |
发明人 |
G·亚马;B·普鲁伊特;A·A·巴尔利安 |
分类号 |
G01P15/12(2006.01)I;G01C19/56(2012.01)I;H01L21/762(2006.01)I;H01L27/12(2006.01)I |
主分类号 |
G01P15/12(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
王永建 |
主权项 |
一种形成具有压电电阻的器件的方法,包括:提供基底;在所述基底中蚀刻沟槽,包括蚀刻绝缘体上硅(SOI)基底的活性部分,以限定锚区域、检测质量区域以及在所述锚区域和所述检测质量区域之间延伸的系缚件区域,其中所述锚区域、所述检测质量区域和所述系缚件区域中的每一个包括外部竖直表面;在所述锚区域、所述检测质量区域和所述系缚件区域中的每一个的外部竖直表面上外延生长单晶硅层;从所述锚区域和所述检测质量区域但非所述系缚件区域中的每一个的外部竖直表面移除所述单晶硅层,以在所述系缚件区域的第一外部竖直表面上外延形成第一单晶硅层压电电阻以及在所述系缚件区域的第二外部竖直表面上外延形成第二单晶硅层压电电阻;以及使所述第一外部竖直表面和所述第二外部竖直表面与沿着水平面延伸的所述基底的底层分离,以使得所述系缚件区域的第一外部竖直表面和第二外部竖直表面上的压电电阻层可相对于所述水平面内的所述底层运动。 |
地址 |
德国斯图加特 |