| 发明名称 | 元件芯片的制造方法以及元件芯片 | ||
| 摘要 | 本发明提供一种元件芯片的制造方法以及元件芯片。在将具有多个元件区域的基板进行分割来制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，通过将基板暴露于第1等离子体从而将基板分割为元件芯片(10)，在通过将这些元件芯片(10)暴露于以氟化碳和氦的混合气体的混合气体为原料气体的第2等离子体，从而形成覆盖侧面(10c)以及第2面(10b)的保护膜的保护膜形成工序中，设定保护膜形成条件使得第2面(10b)的第2保护膜(12b)的厚度(t2)大于侧面(10c)的第1保护膜(12c)的厚度(t1)。 | ||
| 申请公布号 | CN106560916A | 申请公布日期 | 2017.04.12 |
| 申请号 | CN201610867842.6 | 申请日期 | 2016.09.29 |
| 申请人 | 松下知识产权经营株式会社 | 发明人 | 针贝笃史;置田尚吾;松原功幸;广岛满;奥根充弘 |
| 分类号 | H01L21/78(2006.01)I;H01L21/3065(2006.01)I | 主分类号 | H01L21/78(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 李国华 |
| 主权项 | 一种元件芯片的制造方法，将具备具有由分割区域划分的多个元件区域的第1面和与所述第1面相反一侧的第2面的基板按所述分割区域进行分割来形成多个元件芯片，所述元件芯片的制造方法包括：准备工序，准备所述第1面侧被支承于载体、并且形成了耐蚀刻层使得覆盖与所述元件区域对置的所述第2面的区域并且使与所述分割区域对置的所述第2面的区域露出的所述基板；和等离子体处理工序，在所述准备工序之后，对支承于所述载体的所述基板实施等离子体处理，所述等离子体处理工序包括：分割工序，通过使所述第2面暴露于第1等离子体，从而将未被所述耐蚀刻层覆盖的区域的所述基板蚀刻到在该基板的深度方向上达到所述第1面来将所述基板分割为元件芯片，成为具备所述第1面、所述第2面以及将所述第1面与所述第2面连结的侧面的元件芯片彼此空开间隔保持在所述载体上的状态；和保护膜形成工序，在所述分割工序之后，在彼此空开间隔保持在所述载体上的状态下使所述元件芯片暴露于第2等离子体，由此在所述元件芯片的所述侧面形成第1保护膜，并且在所述第2面形成第2保护膜，在所述保护膜形成工序中，设定保护膜形成条件使得所述第2保护膜的厚度大于所述第1保护膜的厚度。 | ||
| 地址 | 日本国大阪府 | ||