响应于输入数据值降低FMA单元中的功率消耗

摘要

公开了响应于输入数据值降低FMA单元中的功率消耗的技术。在实施例中，融合乘加（FMA）电路被配置为接收多个输入数据值以执行所述输入数据值上的FMA指令。所述电路包括乘法器单元和耦合到所述乘法器单元的输出的加法器单元，和控制逻辑，其接收所述输入数据值并降低切换活动，并由此基于所述输入数据值中的一个或多个的值降低所述电路的一个或多个组件的功率消耗。对其他实施例也予以描述并要求保护。

主权项

一种处理器，包括：核，其包括执行指令的多个执行单元，所述多个执行单元包括：融合乘加FMA电路，用于接收多个输入数据值以在所述输入数据值上执行FMA指令，所述融合乘加FMA电路包括：乘法器单元；加法器单元，耦合到所述乘法器单元的输出；控制逻辑单元，用于接收所述多个输入数据值并基于所述多个输入数据值中的至少一个的值门控所述融合乘加FMA电路的一个或多个组件，还用于接收将在所述融合乘加FMA电路中执行的指令类型并基于所述指令类型门控所述融合乘加FMA电路的至少一个组件；以及异常逻辑单元，所述异常逻辑单元用于接收所述多个输入数据值并确定是否要基于上述多个输入数据值中的至少一个发起异常，其中响应于所述多个输入数据值中的乘数和所述多个输入数据值中的被乘数中的一个是零，所述控制逻辑单元用于使得所述异常逻辑单元作为旁路路径以输出所述多个输入数据值中的加数，同时所述加法器单元和所述乘法器单元被阻止进行切换。