底部芯片上具有光敏电路元件的堆叠芯片图像传感器

摘要

本申请案涉及一种底部芯片上具有光敏电路元件的堆叠芯片图像传感器。一种实例成像传感器系统包含形成于第一晶片的第一半导体层中的背侧照明CMOS成像阵列。所述CMOS成像阵列包含N数目个像素，其中每一像素包含光电二极管区。所述第一晶片在所述第一晶片的第一金属堆叠与第二晶片的第二金属堆叠之间的结合界面处结合到所述第二晶片。存储装置安置在所述第二晶片的第二半导体层中。所述存储装置包含至少N数目个存储单元，其中所述N数目个存储单元中的每一者经配置以存储表示由相应光电二极管区累积的图像电荷的信号。每一存储单元包含对光诱发泄漏敏感的电路元件。

主权项

一种成像传感器系统，其包括：第一晶片的第一半导体层；互补金属氧化物半导体CMOS成像阵列，其形成于所述第一半导体层中，其中所述CMOS成像阵列包含N数目个像素，每一像素包含形成于所述第一半导体层的前侧中的光电二极管区，且其中所述光电二极管区经配置以接收来自所述第一半导体层的背侧的光；第一金属堆叠，其安置在所述第一半导体层的所述前侧上；第二晶片的第二半导体层；第二金属堆叠，其安置在所述第二半导体层上，其中所述第一晶片在所述第一金属堆叠与所述第二金属堆叠之间的结合界面处结合到所述第二晶片；以及存储装置，其形成于所述第二半导体层中且借助于所述第一和所述第二金属堆叠电耦合到所述CMOS成像阵列，其中所述存储装置包含至少N数目个存储单元，其中所述N数目个存储单元中的每一者经配置以存储表示由相应光电二极管区累积的图像电荷的信号，且其中所述N数目个存储单元中的每一者包含光敏电路元件，且其中所述光敏电路元件安置在所述第二半导体层中，在所述第一半导体层的所述背侧与所述光敏电路元件之间无光屏蔽件。