一种DC‑DC模块上电时序控制电路

摘要

本实用新型公开一种DC‑DC模块上电时序控制电路，其包括辅助输入电源、时序控制器、至少两个光耦、至少两个DC‑DC模块，辅助输入电源与时序控制器连接，时序控制器的TADJ引脚与GND引脚之间连接有电容，时序控制器的多个输出端口分别与至少两个DC‑DC模块的高电平有效控制输出端口一一对应连接，时序控制器的多个输出端口分别与上述光耦的正输入端一一对应连接，上述光耦的负输入端接地，至少两个光耦的正输出端分别与至少两个DC‑DC模块的低电平有效控制输出端口一一对应连接，上述光耦的负输出端接地。本实用新型电路可靠，简单实用，功耗低，通过驱动光耦的导通是对受控DC/DC模块的上电顺序进行控制。

主权项

一种DC‑DC模块上电时序控制电路，其特征是：其包括辅助输入电源、时序控制器、至少两个光耦、至少两个DC‑DC模块，辅助输入电源与时序控制器连接，时序控制器的TADJ引脚与GND引脚之间连接有电容，时序控制器的多个输出端口分别与至少两个DC‑DC模块的高电平有效控制输出端口一一对应连接，时序控制器的多个输出端口分别与上述光耦的正输入端一一对应连接，上述光耦的负输入端接地，至少两个光耦的正输出端分别与至少两个DC‑DC模块的低电平有效控制输出端口一一对应连接，上述光耦的负输出端接地。