半导体测试结构

摘要

本实用新型公开了一种半导体测试结构，包括：多晶硅层，多晶硅层位于一基底之上；底层金属层，底层金属层位于多晶硅层的上方，且底层金属层包括沿第一方向排列的N个金属块以及第N+1个金属块，所述N个金属块横跨于所述多晶硅层上，N个金属块与一第一测试端电连接；导电插塞，导电插塞位于多晶硅层和第N+1个金属块之间，用以电连接多晶硅层和第N+1个金属块；以及第N+1个金属块与一第二测试端电连接；其中，N为正整数。本实用新型提供的半导体测试结构能够监测底层金属层与多晶硅层在垂直方向上的电性连接情况，从而进行半导体结构的可靠性分析，便于及时发现问题和处理问题，避免不良产品流入后续工艺。

主权项

一种半导体测试结构，其特征在于，包括：多晶硅层，所述多晶硅层位于一基底之上；底层金属层，所述底层金属层位于所述多晶硅层的上方，且所述底层金属层包括沿第一方向排列的N个金属块以及第N+1个金属块，所述N个金属块横跨于所述多晶硅层上，所述N个金属块与一第一测试端电连接；导电插塞，所述导电插塞位于所述多晶硅层和第N+1个金属块之间，用以电连接所述多晶硅层和第N+1个金属块；以及所述第N+1个金属块与一第二测试端电连接；其中，N为正整数。