发明名称 元件芯片的制造方法和电子部件安装结构体的制造方法
摘要 本发明提供一种元件芯片的制造方法和电子部件安装结构体的制造方法。在将在元件区域形成了元件电极露出的凸部的基板进行分割来制造多个元件芯片(10)的元件芯片的制造方法中,通过蚀刻将基板进行分割后,使元件芯片(10)暴露于第2等离子体(P2),由此在元件芯片(10)的第2面(10b)、侧面(10c)、空隙部(S)的第1面(10a),形成由氟碳膜构成的保护膜,接下来使元件芯片(10)暴露于第3等离子体(P3),由此使形成于空隙部(S)的保护膜的至少一部分残留,去除形成在元件芯片(10)的第2面(10b)、侧面(10c)的保护膜。由此,通过残留的保护膜来抑制安装过程中的导电性材料的爬升。
申请公布号 CN106560915A 申请公布日期 2017.04.12
申请号 CN201610865508.7 申请日期 2016.09.29
申请人 松下知识产权经营株式会社 发明人 针贝笃史;置田尚吾;松原功幸
分类号 H01L21/78(2006.01)I;H01L21/60(2006.01)I 主分类号 H01L21/78(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 李国华
主权项 一种元件芯片的制造方法,将具备具有由分割区域划分的多个元件区域的第1面和与所述第1面相反一侧的第2面、并且在所述元件区域形成了元件电极露出的凸部的基板,按所述分割区域进行分割来制造多个元件芯片,所述元件芯片的制造方法包括:准备工序,准备在通过使所述凸部接触于载体而在所述第1面与所述载体之间形成了空隙部的状态下,所述基板的所述第1面侧被支承于所述载体,并且形成了耐蚀刻层使得覆盖与所述元件区域对置的所述第2面的区域并且使与所述分割区域对置的所述第2面的区域露出的基板;和等离子体处理工序,在所述准备工序之后,对支承于所述载体的所述基板实施等离子体处理,所述等离子体处理工序包括:分割工序,通过使所述第2面暴露于第1等离子体,从而将未被所述耐蚀刻层覆盖的区域的所述基板蚀刻到在该基板的深度方向上达到所述第1面来将所述基板分割为元件芯片,成为具备所述第1面、所述第2面以及将所述第1面与所述第2面连结的侧面的元件芯片彼此空开间隔保持在所述载体上的状态;保护膜形成工序,在所述分割工序之后,在彼此空开间隔保持在所述载体上的状态下使所述元件芯片暴露于提供保护膜形成用气体的同时产生的第2等离子体,由此在所述元件芯片的所述第2面、所述元件芯片的所述侧面和所述空隙部的所述第1面形成保护膜;和保护膜去除工序,在所述保护膜形成工序之后,在彼此空开间隔保持在所述载体上的状态下使所述元件芯片暴露于提供保护膜蚀刻用气体的同时产生的第3等离子体,由此使形成于所述空隙部的所述保护膜的至少一部分残留,并去除形成于所述元件芯片的所述第2面以及所述侧面的保护膜。
地址 日本国大阪府
您可能感兴趣的专利