发明名称 数据处理器
摘要 本发明提供一种数据处理器。在标志生成指令数量较多的情况下,通过增加1条指令生成的标志数量,而使标志生成指令数量的减少超过标志使用指令数量的增加,由此实现指令数量的削减,根据以上观点,定义生成与操作数的数据尺寸对应的多个标志的指令。例如,在缩小指令集计算机型的数据处理器中,在指令集中添加可对多个数据尺寸的操作数进行运算处理的、不拘泥于如下操作数的数据尺寸而生成与各个数据尺寸对应的标志(newU、newT)的指令,其中,该如下操作数为对较大数据尺寸的操作数的低位一侧进行与对较小数据尺寸的操作数的运算处理相等的处理而被进行运算处理的操作数。
申请公布号 CN103268218B 申请公布日期 2017.04.12
申请号 CN201310187146.7 申请日期 2009.02.12
申请人 瑞萨电子株式会社 发明人 荒川文男
分类号 G06F9/30(2006.01)I 主分类号 G06F9/30(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 陈伟
主权项 一种数据处理器,在指令集中具有能进行运算处理来生成多个标志的运算指令,其特征在于:在上述指令集中具有前置指令,该前置指令指定上述运算指令生成的多个标志中的由后续指令生成的标志来进行更新的标志,并且,分别进行要进行修饰的上述后续指令生成的标志中要使用的标志的指定和已指定的两个标志之间的逻辑运算的指定,上述前置指令具有指定上述两个标志的一位或多位以及指定上述逻辑运算的一位或多位。
地址 日本东京都