发明名称 | 测试技术和电路的设计 | ||
摘要 | 本发明公开了测试集成电路(IC)的电路和方法。公开的电路块包括被联接从而接收使能信号和两个时钟信号的选择器电路。基于接收的使能信号,两个时钟信号之一被选择作为选择器电路的输出。存储元件被联接以接收使能信号和选择器电路的输出作为时钟输入信号。逻辑门被联接以接收存储元件的输出和使能信号。另一个选择器电路被联接以接收来自逻辑门的输出和使能信号。选择器电路选择逻辑门的输出或使能信号作为IC上扫描链的扫描使能信号。 | ||
申请公布号 | CN102680881B | 申请公布日期 | 2017.04.12 |
申请号 | CN201210063223.3 | 申请日期 | 2012.03.12 |
申请人 | 阿尔特拉公司 | 发明人 | J·G·达斯蒂达尔;K·R·坎蒂普迪 |
分类号 | G01R31/28(2006.01)I | 主分类号 | G01R31/28(2006.01)I |
代理机构 | 北京纪凯知识产权代理有限公司 11245 | 代理人 | 赵蓉民 |
主权项 | 一种电路块,其包括:第一选择器电路,其被联接以接收第一时钟信号和第二时钟信号和使能信号,其中所述选择器电路基于所述使能信号输出所述第一时钟信号或所述第二时钟信号,并且其中所述使能信号是在所述第一选择器电路的选择端子处接收的;存储元件,其被联接以接收所述第一选择器电路的输出作为时钟输入信号,其中所述存储元件进一步被联接以接收所述使能信号,并且其中所述使能信号在所述存储元件的输入端子处由所述时钟输入信号的活跃时钟边缘设定时钟;逻辑门,其被联接以接收来自所述存储元件的输出,其中所述逻辑门进一步被联接以接收所述使能信号;以及第二选择器电路,其被联接以接收来自所述逻辑门的输出,其中所述第二选择器电路进一步被联接以接收所述使能信号,其中所述第二选择器电路选择来自所述逻辑门的所述输出或所述使能信号并且输出所选择的信号作为扫描使能信号。 | ||
地址 | 美国加利福尼亚 |