发明名称 具有改进的时间常数的比较器
摘要 本发明提供了具有改进的时间常数的比较器,以及用于比较差分输入信号输入的装置。该装置包括CMOS读取放大器(其具有第一输入端、第二输入端、第一输出端和第二输出端),第一输出电路(其具有第一负载电容),第二输出电路(其具有第二负载电容)和隔离电路。该隔离电路被联接在CMOS读取放大器的第一输出端和第一输出电路之间,并且其被联接在CMOS读取放大器的第二输出端和CMOS读取放大器的第二输出端之间。该隔离电路将第一和第二负载电容与CMOS读取放大器隔离。
申请公布号 CN104036812B 申请公布日期 2017.04.12
申请号 CN201310067310.0 申请日期 2013.03.04
申请人 德克萨斯仪器股份有限公司 发明人 R·F·佩恩
分类号 G11C7/06(2006.01)I 主分类号 G11C7/06(2006.01)I
代理机构 北京纪凯知识产权代理有限公司 11245 代理人 赵蓉民
主权项 一种装置,包含:CMOS读取放大器,其具有第一输入端、第二输入端、第一输出端和第二输出端;第一输出电路,其具有第一负载电容;第二输出电路,其具有第二负载电容;和隔离电路,其被联接在所述CMOS读取放大器的第一输出端和所述第一输出电路之间,并且其被联接在所述CMOS读取放大器的第二输出端和所述第二输出电路之间,其中所述隔离电路将所述第一负载电容和所述第二负载电容与所述CMOS读取放大器隔离;其中所述第一和第二输出电路分别进一步地包含第一反相器和第二反相器,其中所述CMOS读取放大器由第一时钟信号控制,并且其中所述隔离电路进一步包含:预充电电路,其被联接到所述第一反相器和所述第二反相器,并且其由所述第一时钟信号控制;和第一隔离元件,其被联接在所述CMOS读取放大器的第一输出端和所述第一反相器之间;和第二隔离元件,其被联接在所述CMOS读取放大器的第二输出端和所述第二反相器之间;其中所述预充电电路进一步包含:第一MOS晶体管,其漏极被联接到所述第一反相器;和第二MOS晶体管,其漏极被联接到所述第二反相器;其中所述第一隔离元件和所述第二隔离元件分别进一步包含由第二时钟信号控制的第一开关和第二开关,并且其中在由所述第一时钟信号实现的所述CMOS读取放大器的激活和由所述第二时钟信号实现的所述第一开关和所述第二开关的激活之间存在非重叠周期。
地址 美国德克萨斯州