非易失性半导体存储装置

摘要

本发明提供一种非易失性半导体存储装置，该装置在没有增加位线数的情况下，能够可靠地防止读取晶体管的错误动作。在非易失性半导体存储装置(1)中，通过开关晶体管(SWa、SWb)的切换，连接到第一单元(2a)的编程晶体管(5a)而用于数据写入的第二位线(BLN1)在另一第二单元(2b)中兼作读取用位线，并且，通过设置写入数据时以及擦除数据时成为电荷移动路径的编程晶体管(5a、5b)以及擦除晶体管(3a、3b)，在没有增加位线数的情况下，能够可靠地防止读取晶体管(4a、4b)因被使用于数据的写入或数据擦除而发生的错误动作。

主权项

一种非易失性半导体存储装置，包括电性绝缘的多个浮栅，和第一位线及第二位线，各所述浮栅构成了单元，其特征在于，各所述单元包括：读取晶体管，其用于读取相应于所述浮栅内的电荷存在与否的电压；编程晶体管，其向所述浮栅注入电荷；擦除晶体管，其从所述浮栅抽出电荷；控制电容器，其调节所述浮栅的电位，所述浮栅延伸在所述读取晶体管、所述编程晶体管、所述擦除晶体管及所述控制电容器的各活性区域上，其中，一个所述单元具有所述第一位线通过开关晶体管连接到所述读取晶体管上、所述第二位线直接连接到所述编程晶体管上的结构，与所述一个单元成对的另一所述单元具有所述第二位线通过开关晶体管连接到所述读取晶体管上、所述第一位线直接连接到所述编程晶体管上的结构。