EPROM单元

摘要

本发明涉及一种寄存器单元，所述寄存器单元包括：一个输出节点(OUT)；至少两个电源节点(VP、GND)；第一闪速晶体管(1201)和第二闪速晶体管(1202)；其中所述寄存器单元被构造成，使得随着所述闪速晶体管中的至少一个中存储的值的变化，所述电源节点中的至少一个可驱动所述输出节点。本发明还涉及一种包括所述寄存器单元的FPGA。

主权项

一种寄存器单元，所述寄存器单元包括：一个输出节点(OUT)；至少两个电源节点(VP、GND)；以及第一闪速晶体管(1201)和第二闪速晶体管(1202)；其中所述第一闪速晶体管(1201)连接在第一电源节点(GND)和所述输出节点(OUT)之间，所述第二闪速晶体管(1202)连接在第二电源节点(VP)和所述输出节点(OUT)之间，所述第一闪速晶体管(1201)通过第一晶体管(1102)与所述第一电源节点(GND)分开并且通过第二晶体管(1101)与所述第二电源节点(VP)分开，所述第二闪速晶体管(1202)通过第三晶体管(1103)与所述第二电源节点(VP)分开；并且其中所述寄存器单元被构造成，使得随着所述闪速晶体管中的至少一个中存储的值的变化，所述电源节点中的至少一个能驱动所述输出节点，所述寄存器单元还被构造成，使得流进和/或流出所述输出节点的电流流过所述闪速晶体管中的至少一个，所述寄存器单元还被构造成，使得通过控制所述第一晶体管和/或所述第二晶体管和/或所述第三晶体管将所述闪速晶体管编程。