半导体器件及其制造方法

摘要

本发明涉及一种半导体器件及其制造方法。在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处产生压缩应变，并且在势垒层和沟道层之间的界面处产生拉伸应变。因此，在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处的负电荷高于正电荷，而势垒层和沟道层之间的界面处的正电荷高于负电荷。沟道层具有第一层、第二层和第三层的堆叠层结构。第二层比第一层和第三层的电子亲和势高的电子亲和势。

主权项

一种半导体器件，包括：缓冲层，所述缓冲层由氮化物半导体制成；沟道层，所述沟道层形成在所述缓冲层之上并由形成在所述缓冲层之上的氮化物半导体制成；势垒层，所述势垒层形成在所述沟道层之上并由氮化物半导体制成；帽层，所述帽层形成在所述势垒层之上并由氮化物半导体制成；栅极绝缘膜，所述栅极绝缘膜形成为接触所述帽层；以及栅电极，所述栅电极形成在所述栅极绝缘膜之上，其中在所述帽层和所述势垒层之间的界面处以及所述沟道层和所述缓冲层之间的界面处产生压缩应变；其中在所述势垒层和所述沟道层之间的界面处产生拉伸应变；其中所述沟道层具有第一层、第二层和第三层的堆叠层结构；并且其中所述第二层具有比所述第一层和所述第三层的电子亲和势高的电子亲和势。