一种基于FPGA的图像处理系统

摘要

本实用新型公开了一种基于FPGA的图像处理系统，包括FPGA控制器、第一存储器、第二存储器、主级模拟开关、N个次级模拟开关、图像解码器和数字信号处理器；第1、2、3...N次级模拟开关的8个输入输出口均与CCD摄像头的输出端相连接；主级模拟开关的公共口与图像解码器的输入端相连接；FPGA控制器内部设置有数字图像信号分配单元、中间信号选择单元和核心数据处理单元；核心数据处理单元的输出端与图像压缩器的输入端相连接。本实用新型具有能够对数十路CCD摄像头的输出进行同时采集与快速处理，并且不过多占用控制器端口资源；同时能对大数据量图像信号进行高速的采集与存储的有益效果。

主权项

一种基于FPGA的图像处理系统，其特征在于：包括FPGA控制器、第一存储器、第二存储器、主级模拟开关、N个次级模拟开关、图像解码器和数字信号处理器；所述N的数量小于8；图像解码器为SAA7113H型芯片；所述主级模拟开关和次级模拟开关均分别具有8个输入输出口、一个公共口和一个数控选通端；第1、2、3...N次级模拟开关的8个输入输出口均与CCD摄像头的输出端相连接；第1、2、3...N次级模拟开关的公共口与主级模拟开关的第1、2、3...N输入输出口对应连接；第1、2、3...N次级模拟开关的数控选通端均与FPGA控制器的第一输出口相连接；所述主级模拟开关的数控选通端与FPGA控制器的第二输出口相连接；所述主级模拟开关的公共口与图像解码器的输入端相连接；所述FPGA控制器内部设置有数字图像信号分配单元、中间信号选择单元和核心数据处理单元；所述数字图像信号分配单元具有一路输入和两路输出；中间信号选择单元具有两路输入和一路输出；图像解码器的输出端与数字图像信号分配单元的信号输入端相连接，数字图像信号分配单元的第一输入端与第一存储器的数据输入端相连接，数字图像信号分配单元的第二输入端与第二存储器的数据输入端相连接；第一存储器的数据输出端与中间信号选择单元的第一输入端相连接，第二存储器的数据输出端与中间信号选择单元的第二输入端相连接，中间信号选择单元的输出端与核心数据处理单元的输入端相连接；所述第一存储器的地址端与地址计数器的输出端相连接、所述第二存储器的地址端与地址计数器的输出端相连接；所述核心数据处理单元的输出端与图像压缩器的输入端相连接。