触发器

摘要

本发明涉及一种触发器，接收低摆幅时钟信号，其中，触发器包含：第一NMOS晶体管、第一锁存电路、第二NMOS晶体管、第二锁存电路以及第一输入电路。第一锁存电路，将数据信号反向以产生已反向的数据信号至第二节点。第二锁存电路，将已反向的数据信号反向以产生输出信号至第四节点。所述第一输入电路包含：第七NMOS晶体管，具有耦接于所述第四节点的漏极，以及具有耦接于所述第二节点的栅极；以及第八NMOS晶体管，耦接于所述第七NMOS晶体管的源极以及地电压之间，具有耦接于所述低摆幅时钟信号的栅极。本发明所提供的触发器，可以接收低摆幅时钟信号，降低由时钟信号的振荡而导致的电力消耗，并能加快信号产生速度。

主权项

一种触发器，接收低摆幅时钟信号，其中，所述低摆幅时钟信号被反向以得到反向低摆幅时钟信号，所述触发器包含：第一NMOS晶体管，耦接于接收节点以及第一节点之间，具有耦接于所述反向低摆幅时钟信号的栅极，以及当所述反向低摆幅时钟信号位于逻辑高电平时，将来自所述接收节点的数据信号传递至所述第一节点；第一锁存电路，耦接于所述第一节点以及第二节点之间，将所述数据信号反向以产生已反向的数据信号至所述第二节点；第二NMOS晶体管，耦接于所述第二节点以及第三节点之间，具有耦接于所述低摆幅时钟信号的栅极，以及当所述低摆幅时钟信号位于所述逻辑高电平时，将来自所述第二节点的所述已反向的数据信号传递至所述第三节点；以及第二锁存电路，耦接于所述第三节点以及第四节点之间，将所述已反向的数据信号反向以产生输出信号至所述第四节点；其中，所述触发器进一步包含第一输入电路，耦接于所述第二节点以及所述第四节点之间，所述第一输入电路包含：第七NMOS晶体管，具有耦接于所述第四节点的漏极，以及具有耦接于所述第二节点的栅极；以及第八NMOS晶体管，耦接于所述第七NMOS晶体管的源极以及地电压之间，具有耦接于所述低摆幅时钟信号的栅极。