TCM‑8PSK基带信号解调方法

摘要

本发明公开了一种TCM‑8PSK基带信号解调方法，涉及通信技术领域，其解调方法包括以下步骤：数字信号进入FPGA,进行FFT信号快捕获，同时进入下采样模块；第一选择器选择信号载波同步进入快速锁定或者慢速锁定；下变频模块恢复出基带IQ路信号；基带IQ路信号分别通过LPF模块；信号进入载波同步支路，同时信号进入码元同步支路后流出FPGA，进入DSP；从DSP中解调出的信息反馈给第一选择器。本发明的有益效果在于：大大提高在短时突发通信中要求信号的快速捕获和快速同步。通过采用信号分支处理，码元同步和载波同步分别使用不同的采样速率，实现AD采样率与符号速率非整数倍关系情况下的正确解调。

主权项

TCM‑8PSK基带信号解调方法，其特征在于：包括以下步骤，步骤1：数字信号进入FPGA,进行FFT信号快速捕获，同时下采样模块将数字信号高速采样变为低速采样；短包通信包头有引导码，其引导码符号为长连0；信号捕获的过程中，利用引导码为单载波的条件，在FPGA中采用FFTipcore计算其频谱，即使在信噪比极低的情况，引导码段依然可以获得尖锐的频谱图，通过检测其频谱图的变化，可以快速准确的捕获信号信噪比极低的信号；步骤2：第一选择器选择信号载波同步进入快同步或者慢同步；第一选择器用来选择信号载波同步由快速锁定进入到慢速锁定的控制；第二选择器完成载波同步的选通；FIFO缓存用来缓存信号，当载波快速锁定以后，通过第一选择器输出FIFO中缓存的值，完成载波慢速锁定和跟踪；步骤3：下变频模块完成载波剥离，恢复出基带IQ路信号；下变频模块采用正交解调方式完成载波剥离，恢复出基带IQ路信号，其中数控振荡器的频率控制字由载波同步模块产生，控制其产生的载波相位和频率；步骤4：基带IQ路信号分别通过LPF模块；步骤5：信号进入载波同步支路，同时信号进入码元同步支路；载波同步支路包括载波快同步支路，载波慢同步支路和载波跟踪支路；载波快同步支路完成载波的快速同步，实现较大频偏的纠偏；其采用的简化的COSTAS环锁定频率，并通过求平均值得到较准确的频偏估计值；载波慢同步支路和跟踪支路是在信号完成载波快同步之后残留频偏的纠偏，并采用载波跟踪方式将载波频率保持在可以接受的范围内波动，尽可能减少由环路滤波带来的相位波动，提高解调准确率；其处理步骤为：从LPF模块出来的信号经过采样速率变换；进行频域升余弦，频谱收缩在较窄的范围内；通过CORDIC模块计算相角；结合V&V算法，完成信号的非线性变换；变换后的信号经过慢同步COSTAS环完成信号的慢同步；当信号慢同步结束以后，从LPF模块出来的信号经过采样速率变换；进行FDRC，频谱收缩在较窄的范围内；通过CORDIC模块计算相角；结合V&V算法，完成信号的非线性变换；信号通过跟踪COSTAS环进入信号的跟踪过程；当信号的信噪比极低的时候，信号的相位噪声过大，信号的相位不易调整过于频繁，因此该过程将慢同步和跟踪过程在较低速率下完成，减小每个采样点调整的频率；载波同步由第二选择器完成选通任务；步骤6：经过步骤5中的进入码元同步支路的信号流出FPGA，进入DSP；码元同步支路实现信号的码元同步、判决、解帧，实现信息码元的最终恢复；处理步骤如下：信号通过采样速率变换，完成非整数倍速率下的跨时钟域处理；处理后的信号经过TDRC时域升余弦模块滤波，完成匹配滤波；正交解调的8PSK信号存在初相的模糊问题，因此相位旋转模块采用复数相乘的方法，消除信号的初相模糊问题；CORDIC模块计算符号象限，用于符号的判决；多路符号判决模块和码元选择模块是码元同步的核心内容；若上一级的采样率为8*f_b，f_b为基带码元速率，则此处每一个符号可以依次判决出8路结果；通过计算得到8路信号中出现最大概率的符号值，同时选择该符号值中最靠近中心采样点的采样符号即认为是实际该符号的正确解，同时刻为最佳采样时刻，从而判断出正确的符号值和最佳采样时刻的IQ两路幅度值，用于后续的维特比软判决；这样处理的好处为，若信号存在畸变的情况下，最佳采样点并非中心判决点；IQ路归一化模块是将上述中IQ两路幅度值通过初判决并归一化到2^{^7}范围内，便于传输给DSP完成维特比的软判决；步骤7：从DSP中解调出的信息反馈给第一选择器。