发明名称 一种数据传输方法、装置及系统
摘要 本发明公开了一种数据传输方法、装置及系统,用以利用低频的链路时钟同步传输高频的链路数据,有效的避免在LVDS链路中出现的由于PCB走线等原因引起的链路时钟信号不完整而导致的时钟传输问题,解决限制链路带宽的瓶颈,以及双时钟边沿发送奇数个数据的问题。所述方法包括:在并行数据位宽扩展时钟下,将需要发送的并行数据扩展为偶数倍比特的并行数据,得到位宽扩展后的并行数据;在串行数据时钟下,将位宽扩展后的并行数据转换为串行数据;将低压差分信号LVDS链路时钟和所述串行数据分别通过不同的LVDS链路发送给数据接收侧。
申请公布号 CN103326808B 申请公布日期 2017.04.12
申请号 CN201210077035.6 申请日期 2012.03.21
申请人 浙江大华技术股份有限公司 发明人 王宗苗;张兴明;傅利泉;朱江明;吴军;吴坚
分类号 H04L1/00(2006.01)I 主分类号 H04L1/00(2006.01)I
代理机构 北京同达信恒知识产权代理有限公司 11291 代理人 黄志华
主权项 一种数据发送方法,其特征在于,该方法包括:在并行数据位宽扩展时钟下,将需要发送的并行数据扩展为偶数倍比特的并行数据,得到位宽扩展后的并行数据,其中,所述并行数据位宽扩展时钟为数据位宽扩展前的并行数据时钟的偶数倍分之一;在串行数据时钟下,将位宽扩展后的并行数据转换为串行数据;将低压差分信号LVDS链路时钟和所述串行数据分别通过不同的LVDS链路发送给数据接收侧;其中,所述并行数据位宽扩展时钟、串行数据时钟和LVDS链路时钟满足如下关系:clk_div2=clk/2;clk_multn/2=clk*n/2;其中,clk_div2为并行数据位宽扩展时钟,clk为LVDS链路时钟,clk_multn/2为串行数据时钟,n为所述需要发送的并行数据的比特数。
地址 310053 浙江省杭州市滨江区滨安路1187号