| 发明名称 | 半导体集成电路及其制造方法 | ||
| 摘要 | 本发明的实施例涉及一种半导体集成电路，其包括衬底、第一图案化的导电层、第一磁隧道结(MTJ)堆叠件和第二MTJ堆叠件。第一图案化的导电层位于衬底上方。位于第一图案化的导电层上方的第一MTJ堆叠件具有第一尺寸。位于第一图案化的导电层上方的第二MTJ堆叠件具有与第一尺寸不同的第二尺寸。本发明的实施例还涉及半导体集成电路的制造方法。 | ||
| 申请公布号 | CN106558598A | 申请公布日期 | 2017.04.05 |
| 申请号 | CN201610784364.2 | 申请日期 | 2016.08.31 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 庄学理;江典蔚 |
| 分类号 | H01L27/22(2006.01)I;H01L43/08(2006.01)I;H01L43/12(2006.01)I | 主分类号 | H01L27/22(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;李伟 |
| 主权项 | 一种半导体集成电路，包括：衬底；位于所述衬底上方的第一图案化的导电层；位于所述第一图案化的导电层上方的第一磁隧道结堆叠件，所述第一磁隧道结堆叠件具有第一尺寸；以及位于所述第一图案化的导电层上方的第二磁隧道结堆叠件，所述第二磁隧道结堆叠件具有与所述第一尺寸不同的第二尺寸。 | ||
| 地址 | 中国台湾新竹 | ||