一种SAR ADC分段电容失配的校正方法

摘要

本发明基于具有分段电容阵列结构数模转换器DAC的电荷重分配型逐次逼近模数转换器SAR ADC，公开一种针对于DAC分段电容失配的模拟域校正方法。模数转换器包括DAC，比较器，SAR逻辑和校正逻辑，该方法在于校正算法采用基于传统切换规则的单端结构，不同于传统模拟前台校正技术，实时跟踪并校正DAC分段电容失配误差。校正逻辑控制DAC在分段位置进行两次切换，根据两次切换后比较器的比较结果调节低段电容阵列的权重，促使低段电容阵列权重之和收敛于高段电容阵列最低位(LSB)的权重。

主权项

一种SAR ADC分段电容失配的校正方法，其具体方案是：步骤1：N位分段式SAR ADC电容阵列进行采样并保持，所述分段式SAR ADC电容阵列包括高H位电容阵列和低L位电容阵列，中间耦合电容为分数电容，其值大于理想分数电容值，并包含N+1个量化cycle即量化周期；DAC低段电容阵列上极板并联一个到地的精度为0.5倍单位电容值的可调电容Cc；步骤2：第一阶段正常量化，该阶段从高段电容最高位CH_H依次进行到次低位CH₂，共H‑1个量化cycle，一个正常量化cycle是指首先将对应位电容从参考地Gnd切换到参考电平Vref，然后根据比较器比较结果确定该电容的接法状态，当比较结果为0，则把该电容从Vref切换回Gnd，当比较结果为1，则该电容保持不变；步骤3：伪量化，针对低L位电容以及终端电容Cs进行，一个伪量化cycle是指首先将需要进行伪量化的电容从Gnd切换到Vref，然后记录比较器的比较结果，最后将这些电容切换回Gnd；步骤4：第二阶段正常量化，该阶段从高段电容最低位CH₁进行到低段电容最低位CL₁，共L+1个量化周期；步骤5：根据伪量化结果和高段电容最低位CH₁的量化结果，对可调电容Cc进行修正，促使低段电容阵列权重之和收敛于高段电容阵列最低位的权重；伪量化和CH₁的量化中比较器的结果为Dcomp_dum和Dcomp_norm，当Dcomp_dum＝1而Dcomp_norm＝0时，校正逻辑控制可调电容Cc增加一个精度电容值；当Dcomp_dum＝0而Dcomp_norm＝1时，校正逻辑控制可调电容Cc减少一个精度电容值；当Dcomp_dum＝0且Dcomp_norm＝0或者Dcomp_dum＝1且Dcomp_norm＝1时，校正逻辑不进行任何操作，Cc保持上一次的值；步骤6：重复步骤1‑5，校正和正常转换同时进行，低段电容的权重之和逐渐收敛于高段电容最低位的权重。