| 发明名称 | 半导体器件 | ||
| 摘要 | 本发明提供一种半导体器件，提高半导体器件的可靠性。在半导体器件中，连接半导体芯片(CHP)和布线基板(WB)的凸块电极(BE2)包括将其周围用绝缘膜(17)包围的第1部分和从绝缘膜(17)露出的第2部分。能够在增加凸块电极(BE2)的高度的同时，减小凸块电极(BE2)的宽度，所以能够增加与相邻的凸块电极(BE2)的距离，密封材料(UF)的填充性提高。 | ||
| 申请公布号 | CN106558506A | 申请公布日期 | 2017.04.05 |
| 申请号 | CN201610649174.X | 申请日期 | 2016.08.10 |
| 申请人 | 瑞萨电子株式会社 | 发明人 | 矢岛明 |
| 分类号 | H01L21/60(2006.01)I;H01L23/488(2006.01)I;H01L23/31(2006.01)I | 主分类号 | H01L21/60(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 金光华 |
| 主权项 | 一种半导体器件，其特征在于，具有：半导体基板；导体层，形成在所述半导体基板上；第1绝缘膜，形成在所述导体层上，覆盖所述导体层；第2绝缘膜，形成在所述第1绝缘膜上，具有使所述导体层的表面的一部分露出的开口；凸块电极，与所述导体层接触，包括位于所述开口内的第1部分以及位于所述开口上且从所述第2绝缘膜露出的第2部分；端子，与所述凸块电极连接，形成于布线基板的表面；以及密封材料，填埋所述半导体基板与所述布线基板之间。 | ||
| 地址 | 日本东京 | ||