一种标准总线控制器

摘要

一种标准总线控制器，其包括指令接口、总线输出接口、总线输入接口、数据接口、接点配置和使能接口、配置寄存器接口、时钟输入接口，与所述指令接口、总线输出接口、总线输入接口、数据接口、节点配置和使能接口、配置寄存器接口、时钟输入接口对应连接的IFU模块、TXU模块、RXU模块、LSU模块、CTU模块、REG模块、CKU模块；通过使用本发明提供的总线控制器，可设计具备基于ARINC 659容错总线架构的计算机，或其他电子系统；本发明可移植到不同的平台，特别是各种可满足空间抗辐特性的平台，如高可靠性等级的反熔丝FPGA、SOC芯片等，满足星载计算机或其他星载电子系统的设计和使用要求。

主权项

一种标准总线控制器，其特征在于，包括指令接口、总线输出接口、总线输入接口、数据接口、接点配置和使能接口、配置寄存器接口、时钟输入接口，与所述指令接口、总线输出接口、总线输入接口、数据接口、节点配置和使能接口、配置寄存器接口、时钟输入接口对应连接的IFU模块、TXU模块、RXU模块、LSU模块、CTU模块、REG模块、CKU模块；所述指令接口控制所述IFU模块读取指令，所述LSU模块通过所述数据接口接收数据，所述TXU模块按所述IFU模块读取的指令将所述LSU模块接收的数据组成帧并通过所述总线输出接口发送到总线上；所述RXU模块用于通过所述总线输入接口接收所述总线上的数据，所述CTU模块通过所述节点配置和使能接口获取配置信息和使能信号并监控节点的当前工作状态，所述配置寄存器接口通过读写所述REG模块中的寄存器的方式，对当前节点的总线控制器进行操作并可对节点的当前状态进行查询，所述CKU模块通过所述时钟输入接口接收基准时钟信号，并经分频处理，产生一个总线时钟。