高频DC‑DC降压拓扑和集成芯片以及相关系统

摘要

本申请公开了一种高频DC‑DC降压拓扑及其集成芯片，本申请公开的所述高频DC‑DC降压拓扑中设置有所述第一MOS管和所述谐振电感，使得所述高频DC‑DC降压拓扑中的第二MOS管与第三MOS管实现了零电压导通，即本申请提供的所述高频DC‑DC降压拓扑中的开关管全部实现了软开关控制，因此本申请提供的高频DC‑DC降压拓扑明显降低了在甚高频状态下工作时的能量损耗。

主权项

一种高频DC‑DC降压拓扑，其特征在于，包括：源极与电源Vin相连的第一MOS管和第二MOS管，所述第一MOS管的漏极和所述第二MOS管漏极通过谐振电感相连；第一端与所述第二MOS管的漏极相连的主功率电感；一端与所述主功率电感第二端相连、另一端接地的负载电阻；一端与所述主功率电感第二端相连、另一端接地的负载电容；漏极与所述主功率电感的第一端相连、源极接地的第三MOS管；其中所述第二MOS管与所述谐振电感的公共端作为第一节点SW；所述第一MOS管和第二MOS管为PMOS管，所述第三MOS管为NMOS管；所述高频DC‑DC降压拓扑工作在五种工作阶段，所述五种工作阶段，包括：第一工作阶段：第一MOS管导通，第二MOS管、第三MOS管关断；第二工作阶段：第一MOS管关断，第二MOS管导通，第三MOS管关断；第三工作阶段：第一至第三MOS管关断；第四工作阶段：所述第三MOS管导通，第一MOS管、第二MOS管关断；第五工作阶段：第一至第三MOS管关断。