发明名称 一种SRAM存储单元、SRAM存储器及其控制方法
摘要 本发明提供一种SRAM存储单元、SRAM存储器及其控制方法。包括:字线对和位线对;第一反相器和第二反相器,第一反相器包括第一上拉晶体管和第一下拉晶体管,第一上拉晶体管的漏极和第一下拉晶体管的漏极电连接形成第一存储节点,第二反相器包括第二上拉晶体管和第二下拉晶体管,第二上拉晶体管的漏极和第二下拉晶体管的漏极电连接形成第二存储节点;写传输晶体管,写传输晶体管的源极电连接至第一存储节点;读晶体管,读晶体管的栅极电连接至第二存储节点,其中,第一下拉晶体管为阈值电压较高的晶体管,和/或,第二下晶体管为阈值电压较低的晶体管。本发明的SRAM存储单元使写“1”操作变的更加容易,提高了写容限。
申请公布号 CN106558334A 申请公布日期 2017.04.05
申请号 CN201510613287.X 申请日期 2015.09.24
申请人 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 发明人 张弓
分类号 G11C11/413(2006.01)I 主分类号 G11C11/413(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 董巍;高伟
主权项 一种SRAM存储单元,包括:字线对,所述字线对包括写字线和读字线;位线对,所述位线对包括写位线和读位线;第一反相器和第二反相器,所述第一反相器包括第一上拉晶体管和第一下拉晶体管,所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极电连接形成第一存储节点,所述第二反相器包括第二上拉晶体管和第二下拉晶体管,所述第二上拉晶体管的漏极和所述第二下拉晶体管的漏极电连接形成第二存储节点,所述第一存储节点和所述第二存储节点为非对称节点;写传输晶体管,所述写传输晶体管的源极电连接至所述第一存储节点,所述写传输晶体管的栅极与所述写字线电连接,所述写传输晶体管的漏极与所述写位线电连接;读晶体管,所述读晶体管的栅极电连接至所述第二存储节点,所述读晶体管的源极接地;其中,所述第一下拉晶体管为阈值电压较高的晶体管,和/或,所述第二下晶体管为阈值电压较低的晶体管。
地址 201203 上海市浦东新区张江路18号