发明名称 |
包括三维阵列结构的半导体存储器件和包括其的存储系统 |
摘要 |
一种半导体存储器件可以包括第一子单元串和第二子单元串。第一子单元串可以在第一子单元串的一端耦接到公共源极线。第一子单元串可以具有第一组正常存储单元和耦接在第一子单元串的所述一端与第一组正常存储单元之间的至少一个源极侧中间虚设存储单元。第二子单元串可以在第二子单元串的一端耦接到位线。第二子单元串可以具有第二组正常存储单元和耦接在第二子单元串的所述一端与第二组正常存储单元之间的漏极侧中间虚设存储单元。漏极侧中间虚设存储单元的数量可以大于所述至少一个源极侧中间虚设存储单元的数量。 |
申请公布号 |
CN106558331A |
申请公布日期 |
2017.04.05 |
申请号 |
CN201610115548.X |
申请日期 |
2016.03.01 |
申请人 |
爱思开海力士有限公司 |
发明人 |
安正烈 |
分类号 |
G11C8/10(2006.01)I;G11C7/10(2006.01)I;G11C16/08(2006.01)I;G11C16/10(2006.01)I;G11C16/26(2006.01)I |
主分类号 |
G11C8/10(2006.01)I |
代理机构 |
北京弘权知识产权代理事务所(普通合伙) 11363 |
代理人 |
李少丹;毋二省 |
主权项 |
一种半导体存储器件,包括:第一子单元串,第一子单元串在第一子单元串的一端耦接到公共源极线,第一子单元串具有第一组正常存储单元和耦接在第一子单元串的所述一端与第一组正常存储单元之间的至少一个源极侧中间虚设存储单元;以及第二子单元串,第二子单元串在第二子单元串的一端耦接到位线,第二子单元串具有第二组正常存储单元和耦接在第二子单元串的所述一端与第二组正常存储单元之间的漏极侧中间虚设存储单元,其中,漏极侧中间虚设存储单元的数量大于所述至少一个源极侧中间虚设存储单元的数量。 |
地址 |
韩国京畿道 |