基于FPGA的DDS信号发生器

摘要

基于FPGA的DDS信号发生器。函数信号发生器的实现方法通常采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。本实用新型的组成包括：波形数据产生单元（1），波形数据产生单元与D/A转换单元（2）电联接，D/A转换单元与滤波整形处理单元（3）电联接，波形数据产生单元包括频率控制字生成模块（4）、相位累加器模块（5）和波形数据ROM模块（6），频率控制字生成模块包括键盘输入控制装置（7）、数码显示输出装置（8）、频率控制字（9），相位累加器模块包括波形选择器（10）、相位累加器（11）。本实用新型用于基于FPGA的DDS信号发生器。

主权项

一种基于FPGA的DDS信号发生器，其组成包括：波形数据产生单元，其特征是：所述的波形数据产生单元与D/A转换单元电联接，所述的D/A转换单元与滤波整形处理单元电联接，所述的波形数据产生单元包括频率控制字生成模块、相位累加器模块和波形数据ROM模块，所述的频率控制字生成模块包括键盘输入控制装置、数码显示输出装置、频率控制字，所述的相位累加器模块包括波形选择器、相位累加器，所述的键盘输入控制装置与所述的数码显示输出装置、所述的频率控制字电联接，所述的频率控制字与所述的相位累加器电联接，所述的相位累加器与所述的波形选择器、所述的波形数据ROM模块电联接。