可重构逻辑块

摘要

本发明涉及可重构逻辑块。提供一种可编程逻辑器件，其包括可以被配置为随机存取存储器(RAM)或者查找表(LUT)的诸如逻辑阵列块(LAB)的逻辑块。提供模式标记以指示诸如在逻辑块部分重构期间使用的配置RAM(CRAM)的配置逻辑的操作模式。提供使能读取标记以指示在数据验证过程期间是否将读出存储在配置逻辑中的值或者是否将读出已知状态。因此，配置逻辑的区域部分被包括以及不被包括在数据验证和校正过程中允许配置逻辑的区域存储设计状态以及用户定义状态二者。此外，配置逻辑的区域可以动态地从一个状态重构至另一个状态而不引起验证错误。

主权项

一种集成电路器件，包括：逻辑块，其中所述逻辑块包括多个逻辑元件；配置逻辑，所述配置逻辑与所述逻辑块相关联，其中所述配置逻辑可操作为标识存储在所述多个逻辑元件中的值；第一存储器单元，所述第一存储器单元存储模式标记值，其中所述模式标记值可操作为标识所述配置逻辑是存储用户定义状态还是存储设计状态，其中响应于所述配置逻辑存储所述用户定义状态，而不将所述配置逻辑包括在数据验证和校正过程中，并且其中响应于所述配置逻辑存储所述设计状态，而将所述配置逻辑包括在所述数据验证和校正过程中；以及第二存储器单元，所述第二存储器单元存储使能读取标记值，其中所述使能读取标记值可操作为标识在所述数据验证和校正过程期间是否将读出存储在所述配置逻辑中的值或者是否将读出已知状态，其中通过使用三模冗余、更大门面积、保护性电容器或者增大的电压中的至少一个来实施所述模式标记值或者使能读取标记值。