发明名称 |
一种改进的存储器系统 |
摘要 |
本实用新型公开了一种改进的存储器系统,包括成矩阵分布、相互并联的多个存储器模块,每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口,接收数据信号,每个存储器模块的地址线分别连接二进制计数器的地址输出端,二进制计数器的CLR端接收显卡数字接口的场同步信号,CLK端接收显卡数字接口的点时钟信号;二进制计数器为各个存储器模块分配不同的总线地址,所述二进制计数器的AB<sub>1</sub>、AB<sub>0</sub>连接译码器的输入端,译码器的输出端输出选择各数据锁存器的选通信号,以将数据信号轮流循环的依次输入各存储器模块进行存储。 |
申请公布号 |
CN206058906U |
申请公布日期 |
2017.03.29 |
申请号 |
CN201621077622.5 |
申请日期 |
2016.09.23 |
申请人 |
山东师范大学 |
发明人 |
杨峰;白荣鑫;孙淑娴;王文娅;赵迪;王秀平;梁道君 |
分类号 |
G11C7/10(2006.01)I |
主分类号 |
G11C7/10(2006.01)I |
代理机构 |
济南圣达知识产权代理有限公司 37221 |
代理人 |
张勇 |
主权项 |
一种改进的存储器系统,其特征是:包括成矩阵分布、相互并联的多个存储器模块,每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口,接收数据信号,每个存储器模块的地址线分别连接二进制计数器的地址输出端,所述二进制计数器的CLR端接收显卡数字接口的场同步信号,CLK端接收显卡数字接口的点时钟信号;所述二进制计数器为各个存储器模块分配不同的总线地址,所述二进制计数器的AB<sub>1</sub>、AB<sub>0</sub>连接译码器的输入端,译码器的输出端输出选择各数据锁存器的选通信号,以将数据信号轮流循环的依次输入各存储器模块进行存储。 |
地址 |
250014 山东省济南市历下区文化东路88号 |