一种移位寄存器及其驱动方法、栅极驱动电路、显示装置

摘要

本发明实施例公开了一种移位寄存器及其驱动方法、栅极驱动电路和显示装置，涉及显示技术领域，能够降低输出模块关联的时钟信号的变化对输出信号的影响，改善移位寄存器的输出效果。该移位寄存器包括输入模块、输出模块和输出控制模块；输出模块包括第一输出单元和第二输出单元，其中，第一节点控制第一输出单元，第一输出单元控制第二时钟信号输入端和信号输出端之间的信号传输，第二节点控制第二输出单元，第二输出单元控制高电平信号输入端和信号输出端之间的信号传输；输出控制模块包括第一控制单元和第二控制单元，其中，第一控制单元控制第一节点的电平，第二控制单元控制第二节点的电平。

主权项

一种移位寄存器，其特征在于，包括：输入模块、输出模块和输出控制模块；所述输入模块控制起始信号输入端和第一节点之间的信号传输；所述输出模块控制信号输出端的信号输出，所述输出模块包括第一输出单元和第二输出单元，其中，所述第一输出单元连接第一节点，所述第一节点控制所述第一输出单元，所述第一输出单元控制第二时钟信号输入端和所述信号输出端之间的信号传输，所述第二输出单元连接第二节点，所述第二节点控制所述第二输出单元，所述第二输出单元控制高电平信号输入端和所述信号输出端之间的信号传输；所述输出控制模块包括第一控制单元和第二控制单元，其中，所述第一控制单元控制所述第一节点的电平，所述第二控制单元控制所述第二节点的电平；所述第一控制单元包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第一电容和第二电容；所述第四至第八薄膜晶体管均为p型薄膜晶体管；其中，所述第四薄膜晶体管的栅极连接所述第一节点，源极连接第三节点，漏极连接所述高电平信号输入端；所述第五薄膜晶体管的栅极连接第三时钟信号输入端，源极连接所述第三节点，漏极连接低电平信号输入端；所述第六薄膜晶体管的栅极连接所述第三节点，源极连接所述第七薄膜晶体管的漏极，漏极连接所述高电平信号输入端；所述第七薄膜晶体管的栅极连接所述第二时钟信号输入端，源极连接所述第一节点，漏极连接所述第六薄膜晶体管的源极；所述第八薄膜晶体管的栅极连接所述第三时钟信号输入端，源极连接所述高电平信号输入端，漏极连接所述第一节点；所述第一电容的一端连接所述信号输出端，另一端连接所述第一节点；所述第二电容的一端连接所述第三节点，另一端连接所述高电平信号输入端；或者，所述第一控制单元包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第一电容和第二电容；所述第四至第八薄膜晶体管均为n型薄膜晶体管；其中，所述第四薄膜晶体管的栅极连接所述第一节点，源极连接第三节点，漏极连接低电平信号输入端；所述第五薄膜晶体管的栅极连接第三时钟信号输入端，源极连接所述第三节点，漏极连接所述高电平信号输入端；所述第六薄膜晶体管的栅极连接所述第三节点，源极连接所述第七薄膜晶体管的漏极，漏极连接所述低电平信号输入端；所述第七薄膜晶体管的栅极连接所述第二时钟信号输入端，源极连接所述第一节点，漏极连接所述第六薄膜晶体管的源极；所述第八薄膜晶体管的栅极连接所述第三时钟信号输入端，源极连接所述低电平信号输入端，漏极连接所述第一节点；所述第一电容的一端连接所述信号输出端，另一端连接所述第一节点；所述第二电容的一端连接所述第三节点，另一端连接所述低电平信号输入端。