发明名称 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
摘要 シリコンを主成分とする第1の膜に対して、前記第1の膜よりもシリコン含有率が少ない膜である第2の膜に対して、高選択にエッチングする技術を提供するために、シリコンを主成分とする第1の膜と前記第1の膜よりもシリコン含有率が少ない第2の膜を含む積層膜を形成し、形成された積層膜に複数の第一穴を設けて第1微細パターンを形成する工程と、前記複数の第一穴夫々にチャネルを形成した後、前記夫々のチャネル間に第二穴を設けて第2微細パターンを形成する工程と、前記第2微細パターンにフッ素を含むエッチングガスを供給して、前記第二穴に隣接された前記第1の膜を除去するエッチング工程と、を有し、前記エッチング工程では、前記第2の膜と同じ膜種で形成された前記チャネルを形成する膜に前記エッチングガスが到達するまで前記第1の膜を除去するように構成する。【選択図】図5
申请公布号 JPWO2015115002(A1) 申请公布日期 2017.03.23
申请号 JP20150559786 申请日期 2014.12.24
申请人 株式会社日立国際電気 发明人 島本 聡;由上 二郎;廣瀬 義朗;菊池 俊之
分类号 H01L21/3065;H01L21/336;H01L27/115;H01L29/788;H01L29/792 主分类号 H01L21/3065
代理机构 代理人
主权项
地址