发明名称 |
3次元回路デバイスのための積層された空洞チャネルの形成 |
摘要 |
3次元積層型回路デバイスが、複数の回路素子による複数のデッキを含み、それぞれのデッキは、複数の回路素子の複数の階層を含む。それぞれのデッキは、このデッキを通して延在する、ハイドープされた空洞チャネルを含む。第1デッキの下方には、これらの回路素子のアクティビティを動作させるソース導体がある。それぞれのデッキの間には導電性の停止層があり、停止層は、1つのデッキからの空洞チャネルを、それに隣接するデッキの空洞チャネルに相互接続する。従って、全てのデッキの全ての空洞チャネルが、ソース導体に電気的に結合される。 |
申请公布号 |
JP2017508289(A) |
申请公布日期 |
2017.03.23 |
申请号 |
JP20160552941 |
申请日期 |
2015.03.27 |
申请人 |
インテル・コーポレーション |
发明人 |
ル、ゼンユ;リンゼイ、ロジャー;コフェシュニコフ、セルゲイ |
分类号 |
H01L27/115;H01L21/336;H01L29/788;H01L29/792 |
主分类号 |
H01L27/115 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|