发明名称 レギュレータ、シリアライザ、デシリアライザ、並列直列相互変換回路及びその制御方法
摘要 【課題】低ドロップアウト電圧レギュレータの電圧ドロップを防ぎ、送信回路レーン間の同期を正確にとる。【解決手段】レギュレータは、所定の電圧を供給する、電圧制御回路と、前記電圧制御回路から供給された電圧を、クロック信号出力回路に供給する、電流制御回路であって、前記電圧に基づいてダミー電流を消費し、前記クロック信号出力回路に前記電圧を供給するタイミングで、前記ダミー電流の消費を停止する、電流制御回路と、を備える。【選択図】図4
申请公布号 JP2017058790(A) 申请公布日期 2017.03.23
申请号 JP20150181192 申请日期 2015.09.14
申请人 株式会社東芝 发明人 岩井 隆之;志津木 康
分类号 G05F1/56 主分类号 G05F1/56
代理机构 代理人
主权项
地址