发明名称 |
时钟同步 |
摘要 |
一种时钟同步电路包括用于生成多个经延迟时钟的多相时钟生成器,每个经延迟时钟具有相对于源时钟的唯一性延迟。该时钟同步电路进一步包括选择电路,其根据相位误差选择经延迟时钟中的一个经延迟时钟以形成本地时钟,该本地时钟被驱动到本地时钟路径中并在该时钟同步电路处被接收作为收到本地时钟。该选择电路通过将收到本地时钟与参考时钟进行比较来确定相位误差。 |
申请公布号 |
CN106537783A |
申请公布日期 |
2017.03.22 |
申请号 |
CN201580038400.4 |
申请日期 |
2015.05.22 |
申请人 |
高通股份有限公司 |
发明人 |
X·黄;Y-H·程;P·M·克洛维斯;S·奇卢库里 |
分类号 |
H03L7/081(2006.01)I;H03L7/10(2006.01)I |
主分类号 |
H03L7/081(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
周敏 |
主权项 |
一种时钟同步电路,包括:多相时钟生成器,其被配置成接收源时钟并生成多个经延迟时钟,每个经延迟时钟具有相对于所述源时钟的唯一性延迟;以及选择器电路,其被配置成基于相位误差选择所述经延迟时钟中的一个经延迟时钟,所述选择器电路被进一步配置成将所述经延迟时钟中所选择的所述一个经延迟时钟发射通过时钟路径以从所述时钟路径接收收到本地时钟,所述选择器电路被进一步配置成将所述收到本地时钟与参考时钟进行比较以确定所述相位误差。 |
地址 |
美国加利福尼亚州 |