感测芯片封装结构及其制造方法

摘要

本公开提供一种感测芯片封装结构及其制造方法。感测芯片封装结构包括载板、感测芯片及线路层。感测芯片设置于载板上，其中感测芯片具有一顶面，以及由顶面凹陷而形成的至少一凹陷部，且顶面设有一主动区，凹陷部位于主动区的一侧。凹陷部的深度介于100μm至400μm。线路层形成于感测芯片上，以电性连接于主动区，其中至少部分线路层由主动区延伸至凹陷部的一侧壁面及一底面。

主权项

一种感测芯片封装结构，其特征在于，所述感测芯片封装结构包括：一载板；一感测芯片，设置于所述载板上，其中所述感测芯片具有一顶面，以及由所述顶面凹陷而形成的至少一凹陷部，所述顶面设有一主动区，且所述凹陷部位于所述主动区的一侧，所述凹陷部的深度介于100μm至400μm；以及一线路层，形成于所述感测芯片上，以电性连接于所述主动区，其中至少部分所述线路层由所述主动区延伸至所述凹陷部的一侧壁面及一底面。