一种面向胖树型拓扑结构的光路由器

摘要

本发明公开了一种面向胖树型拓扑结构的光路由器，目的是减少所用微环，减小网络直径并减少阻塞。本发明由光交换阵列、光交换阵列控制逻辑和光交换阵列配置表组成；本发明采用的光交换阵列是面向胖树型拓扑结构的8×8光交换阵列，该结构由3级子交换阵列组成，第一级子交换阵列由4个PSE1构成，第二级子光交换阵列由4个PSE1和8个PSE2组成，第三级子光交换阵列由4个PSE2构成；光交换阵列配置表是一个二维表，记录所有可行的光交换阵列配置状态；交换阵列控制逻辑由8个状态寄存器、1个配置寄存器、1个链路建立有限状态机和1个链路拆除有限状态机组成。采用本发明搭建胖树型拓扑结构时，网络直径较小，阻塞率较低，微环数量较少。

主权项

一种面向胖树型拓扑结构的光路由器，其特征在于面向胖树型拓扑结构的光路由器由光交换阵列、光交换阵列控制逻辑和光交换阵列配置表组成，光交换阵列控制逻辑与光交换阵列、光交换阵列配置表、外部的电控制网络路由器相连，光交换阵列配置表与光交换阵列控制逻辑相连；光交换阵列与光交换阵列控制逻辑相连；光交换阵列控制逻辑通过8个输入端口从电控制网络路由器接收链路建立请求和链路拆除请求信号，经过读端口向光交换阵列配置表发出查表请求信号，并从光交换阵列配置表接收查表响应信号，从查表响应信号中获取配置信息，并计算出光交换阵列的配置向量，将配置向量通过L位光开关控制信号线发送给光交换阵列，L为正整数；所述光交换阵列是面向胖树型拓扑结构的8×8光交换阵列，面向胖树型拓扑结构的8×8光交换阵列由3级子光交换阵列组成，子光交换阵列之间通过光波导相连；每一级子光交换阵列都是由若干个1×2光开关即PSE1和2×2光开关即PSE2构成；第一级子光交换阵列与端口P1、P2、P3、P4和第二级子光交换阵列相连，第三级子光交换阵列与端口P5、P6、P7、P8和第二级子光交换阵列相连；第一级子光交换阵列由4个PSE1构成，共分为两组，每一组中两个PSE1间相互交叉的光波导夹角均为90°，该级子光交换阵列实现P1、P2、P3、P4端口间的光交换；第一组由第一1×2光开关PSE1‑1和第三1×2光开关PSE1‑3构成，用于实现端口P1和P2之间的光交换；第二组由第二1×2光开关PSE1‑2和第四1×2光开关PSE1‑4构成，用于实现P3和P4端口间的光交换；端口P2的输入连接到PSE1‑1的输入端口PSE1_I1，端口P1的输出连接到PSE1‑1的输出端口PSE1_O2，PSE1‑1的输出端口PSE1_O1、输入端口PSE1_I2分别连接到PSE2‑1的输入端口PSE2_I1和PSE2‑2的输出端口PSE2_O1；端口P1的输入连接到PSE1‑3的输入端口PSE1_I1，端口P2的输出连接到PSE1‑3的输出端口PSE1_O2，PSE1‑3的输入端口PSE1_I2、输出端口PSE1_O1分别连接到PSE2‑2的输出端口PSE2_O2和PSE2‑1的输入端口PSE2_I2；端口P4的输入连接到PSE1‑2的输入端口PSE1_I1，端口P3的输出连接到PSE1‑2的输出端口PSE1_O2，PSE1‑2的输出端口PSE1_O1、输入端口PSE1_I2分别连接到PSE2‑3的输入端口PSE2_I1和PSE2‑4的输出端口PSE2_O1；端口P3的输入连接到PSE1‑4的输入端口PSE1_I1，端口P4的输出连接到PSE1‑4的输出端口PSE1_O2，PSE1‑4的输出端口PSE1_O1、输入端口PSE1_I2分别接连到PSE2‑3的输入端口PSE2_I2和PSE2‑4的输出端口PSE2_O2；第二级子光交换阵列由4个PSE1和8个PSE2组成，与第一级子光交换阵列和第三级子光交换阵列均相连；第一2×2光开关PSE2‑1的输出端口PSE2_O2、输出端口PSE2_O1分别与第七1×2光开关PSE1‑7的输入端口PSE1_I1和第五2×2光开关PSE2‑5的输入端口PSE2_I1相连，第二2×2光开关PSE2‑2的输入端口PSE2_I1、PSE2_I2分别与第五1×2光开关PSE1‑5的输出端口PSE1_O2和第六2×2光开关PSE2‑6的输出端口PSE2_O2相连；第三2×2光开关PSE2‑3的输出端口PSE2_O1、PSE2_O2分别与第六1×2光开关PSE1‑6的输入端口PSE1_I1和第五2×2光开关PSE2‑5的输入端口PSE2_I2相连；第四2×2光开关PSE2‑4的输入端口PSE2_I1、PSE2_I2分别与第六2×2光开关PSE2‑6的输出端口PSE2_O1和第八1×2光开关PSE1‑8的输出端口PSE1_O2相连；第五2×2光开关PSE2‑5的输出端口PSE2_O1、PSE2_O2分别与第八1×2光开关PSE1‑8的输入端口PSE1_I1和第五1×2光开关PSE1‑5的输入端口PSE1_I1相连，第六2×2光开关PSE2‑6的输入端口PSE2_I1、PSE2_I2分别与第七1×2光开关PSE1‑7的输出端口PSE1_O2和第六1×2光开关PSE1‑6的输出端口PSE1_O2相连；第五1×2光开关PSE1‑5的输出端口PSE1_O1、输入端口PSE1_I2分别与第九2×2光开关PSE2‑9的输入端口PSE2_I1和第八2×2光开关PSE2‑8的输出端口PSE2_O1相连，第六1×2光开关PSE1‑6的输出端口PSE1_O1、输入端口PSE1_I2分别与第七2×2光开关PSE2‑7的输入端口PSE2_I2和第十二2×2光开关PSE2‑12的输出端口PSE2_O2相连；第七1×2光开关PSE1‑7的输入端口PSE1_I2、输出端口PSE1_O1分别与第十2×2光开关PSE2‑10的输出端口PSE2_O2和第七2×2光开关PSE2‑7的输入端口PSE2_I1相连，第八1×2光开关PSE1‑8的输入端口PSE1_I2、输出端口PSE1_O1分别与第八2×2光开关PSE2‑8的输出端口PSE2_O2和第十一2×2光开关PSE2‑11的输入端口PSE2_I1相连；第七2×2光开关PSE2‑7的输出端口PSE2_O1、PSE2_O2分别与第三级子光交换阵列的第九2×2光开关PSE2‑9的输入端口PSE2_I2和第十一2×2光开关PSE2‑11的输入端口PSE2_I2相连，第八2×2光开关PSE2‑8的输入端口PSE2_I1、PSE2_I2分别与第三级子光交换阵列的第十2×2光开关PSE2‑10的输出端口PSE2_O1和第十二2×2光开关PSE2‑12的输出端口PSE2_O1相连；第三级子光交换阵列由4个PSE2构成，实现端口P5、P6、P7、P8与第二级子光交换阵列间的光交换；第九2×2光开关PSE2‑9的输出端口PSE2_O2和PSE2_O1分别与端口P5和P6的输出相连；第十2×2光开关PSE2‑10的输入端口PSE2_I1和PSE2_I2分别与端口P5和P6的输入相连；第十一2×2光开关PSE2‑11的输出端口PSE2_O1和PSE2_O2分别与端口P7和P8的输出相连；第十二2×2光开关PSE2‑12的输入端口PES2_I2和PSE2_I1分别与端口P7和P8的输入相连；光交换阵列配置表是一个二维表，该表有83个表项，记录所有可行的光交换阵列配置状态；每个表项都是长度为32bit的0或1向量，用于表示为了实现两个端口间的光交换，面向胖树型拓扑结构的8×8光交换阵列中32个微环应当处于的工作状态：0代表微环处于OFF状态，1代表微环处于ON状态；输入端口号和输出端口号是该表的索引；交换阵列控制逻辑由8个状态寄存器、1个配置寄存器、1个链路建立有限状态机和1个链路拆除有限状态机组成，链路建立有限状态机和链路拆除有限状态机之间相互独立，通过读写状态寄存器和配置寄存器来实现对面向胖树型拓扑结构的8×8光交换阵列的配置状态的修改；配置寄存器记录当前面向胖树型拓扑结构的8×8光交换阵列中32个微环的工作状态，长度为32bit；8个状态寄存器分别记录面向胖树型拓扑结构的8×8光交换阵列的8个端口所采用的配置向量，长度均为32bit；链路建立有限状态机与状态寄存器、配置寄存器和光交换阵列配置表相连，状态包括初始状态、读取配置1、读取配置2、修改配置和拒绝请求5个状态；链路拆除有限状态机与状态寄存器、配置寄存器相连，状态包括初始状态、修改配置寄存器、更新光交换阵列3个状态。